扫码关注
未正确处理的闲置运放引脚可能引发噪声、振荡甚至功耗异常。掌握以下核心准则可规避90%的设计风险。
1、输入引脚处理
同相/反相端：必须接虚拟地或实际地（如ADI建议），禁止悬空
特殊引脚：使能端需按手册拉高/拉低（如TI部分运放需接固定电平）
2、输出引脚配置
悬空处理：默认状态，但需注意潜在振荡风险
负载连接：短接至地或接假负载（如10kΩ电阻），降低输出阻抗
3、电源与防护
去耦电容：电源引脚对地添加0.1μF陶瓷电容
屏蔽措施：高频场景下对闲置单元加金属屏蔽层
本文凡亿教育原创文章，转载请注明来源！
![Cadence17.4 GD32 ARM高速电路PCB硬件设计实战[第二部]](https://api.fanyedu.com/public/uploads/image/course/20200518/92b8de8dc1073a42c2d24b16c709e55e.jpg)
