Cadence Allegro问答专栏-凡亿问答

电子产业一站式赋能平台

问问大咖 传道·授业·解惑

问问达人

凡亿FPGA首席专家讲师

向TA求助

资深CAM设计专家

向TA求助

硬件设计高级讲师

向TA求助

提问了一个关于的Cadence Allegro问题

·

2022-06-17 22:49

已解决

请问一下我这个问什么编辑不了原理图封装呀

请问一下我这个问什么编辑不了原理图封装呀？查看回答

978 0 1

原理图封装编辑

提问了一个关于的Cadence Allegro问题

·

2022-06-17 22:41

未解决

cadence的工程我打不开不了解啥原因

谁知道能怎么处理呢？查看回答

1176 0 0

提问了一个关于的Cadence Allegro问题

·

2022-06-16 10:59

未解决

AllegroPCB中怎么操作能够输出这些阻抗信息？

AllegroPCB中怎么操作能够输出这些阻抗信息？查看回答

1425 0 1

阻抗信息输出

提问了一个关于的Cadence Allegro问题

·

2022-06-14 11:25

未解决

请教一个问题关于allegro导入DXF文件以后部分的不规则曲线丢失应该如何处理？

请教一个问题关于allegro导入DXF文件以后部分的不规则曲线丢失应该如何处理？查看回答

1431 0 0

DXFDXF导入曲线丢失

提问了一个关于的Cadence Allegro问题

·

2022-06-14 11:24

未解决

请问各位老师我是导入DXF文件之后然后现在画PCB焊盘封装坐标原点不居中怎么办

坐标原点不居中查看回答

1424 0 0

坐标原点PCB封装对位

提问了一个关于的Cadence Allegro问题

·

2022-06-14 10:07

未解决

请问一下Allegro布线中，第二种隐藏线是怎么做到的？

请问一下Allegro布线中，第二种隐藏线是怎么做到的？allergo 查看回答

1258 0 0

隐藏线allegro布线

提问了一个关于的Cadence Allegro问题

·

2022-06-13 11:30

未解决

，请问在出IOC文件时，出现下面错误是什么原因？怎么解决呢？

1339 0 0

提问了一个关于的Cadence Allegro问题

·

2022-06-13 11:29

未解决

麻烦请教下在铺铜完成后点击引脚选择网络依旧是没有被覆盖

但显示网络已经选中了我用的是17.2 查看回答

1212 0 0

提问了一个关于的Cadence Allegro问题

·

2022-06-11 09:09

已解决

Allegro中同层同网络的铜皮，不合并有什么影响？

1197 1 1

提问了一个关于的Cadence Allegro问题

·

2022-06-10 22:11

已解决

同一个0603的封装为啥会有两种铜皮连接方式？

1243 0 1

铺铜方式链接方式

凡亿教育回答

提供最权威的解答

帮助网友解决问题

4159个

热门直播

热门推荐

高考出分后，给孩子选专业，这件事家长要再算算账 1 别再迷信datasheet了！电源芯片选型最容易翻车的3个参数 2 传统硬件内卷严重，转型车载/储能实现薪资突围 3 辐射骚扰的源头查了两天，结果是排线没处理 4 衰减器焊上去，插损反而变大了，是不是焊坏了 5 电感啸叫别怪PWM芯片，90%是磁芯选型在作怪 6 为什么越来越多电子工程师选择脱产学习PCB设计？ 7 过载保护和过流保护如何选？ 8 NPN与PNP型晶体管的特点及应用场景 9 STM32面试高频问题清单，别被这些绊住你 10 STM32做身份证识别，五步教会高效开发

热门面试题

中间继电器的工作原理及作用详解

2023-09-09 14:36:37

请解释PCB（印刷电路板）是什么，并简述其工作原理

2023-09-09 15:31:00

不同等级的高速PCB工程师，薪资差距有多大？

2023-09-09 15:41:33

电话面试常见的8个错误

2023-09-09 16:37:29

技术岗位面试如何与HR谈薪

2023-09-09 16:38:54

精彩课程