有时候为了为了增大内层的敷铜面积，特别是BGA区域，尤其在高速串行总线日益广泛的今天，无论是PCIE,SATA串行总线，还是GTX,XAUI,SRIO等串行总线，都需要考虑走线的阻抗连续性及损耗控制，而对于阻抗控制，主要是通过减少走线及过孔中的STUB效应对内层过孔进行削盘处理。

​​随着信号速率越来越高，PCB设计时，越来越多的数字电路 需要对走线阻抗控制、延迟等传输参数进行计算。Allegro16.6版本提供了一个内置的传输线参数计算工具，能对微带线、嵌入式微带线、带状线、差分线等多种传输数据结构进行传输参数计算。

特性阻抗，体现在PCB板上，主要是通过叠层、线宽、线距。在PCB版图布局完成以后，我们要对PCB板进行层叠设计，将PCB板按照一定的厚度叠好以后，根据层叠结构，通过SI9000这个软件来进行阻抗线宽的计算，然后根据计算好的线宽来进行布线，即可达到控制特性阻抗的效果。如图1-21所示，1.6MM的厚度的PCB板的层压结构。TOP0.5oz +PlatingPP(2116)4.23GND021ozCore20.08ART031ozPP(1080*2)4.59PWR041ozCore20.08GND0

当我们设计上接触一个全新的RF芯片,要求我们能够快速的了解这颗芯片RF部分电路的性能指标及对外围器件的要求,还要快速的做好这部分的电路设计工作时,我们最首要需做的就是仔细阅读并理解芯片规格书和参考板的设计及注意事项,这对于我们第一版设计的成败起到很关键的作用,特别是有些RF芯片和RF外围的某些特定的RF器件(如外加PA LNA BPF等)配合这一块尤为重要。走线及阻抗控制的好坏直接会影响到整个RF部分的后期调试指标的好坏,所以说电路设计初期对于RF芯片的EVB板的设计要求一定要参考,这样才能事半

差分走线，信号换层过孔数量，等长长度把控，阻抗控制要求，跨分割的损耗，走线拐角的位置形状，绕线方式对应的插损和回损，布局不妥当造成的一系列串扰和叠层串扰，布局不恰当操作焊盘存在的stub。