答：我们PCB布局完成之后，需要对网络进行扇出，一般空的管脚、空的网络不需要进行扇出，为了提高布线效率，我们会对空的网络进行高亮显示，具体的操作步骤如下所示：

答：在设计PCB时，一般需要添加Mark点到PCB上，以方便PCB贴片。一般有2种方法可将Mark点添加到PCB上。

答：做无盘设计的目的，是因为通孔的焊盘在内电层，是具有寄生电容的效应的，容易造成阻抗的不连续，导致信号出现发射，从而影响信号的完整性，所以在处理高速信号时候，在PCB设计端就将走线连接层的焊盘去掉，最大程度的保持地过孔与通孔连接处的走线阻抗一致，具体操作的步骤如下所示：

答：在PCB设计完成后，需要导出器件物料BOM表单，以方便公司采购人员采购项目内使用到的电子元器件。可以在原理图中导出BOM，也可以在PCB中导出BOM，在PCB中导出BOM可按以下步骤进行：

答：我们在Allegro中进行设计的时候，总会遇到这样的问题，创建类的时候，可供选择的选项太多，这里我们对这些不同的类做一个说明：

答：在进行PCB设计布线时，优先是根据阻抗线宽进行走线设计，但是在BGA区域为了方便出线，一般会添加区域走线规则，当然能够满足阻抗线宽的情况下，尽量使用阻抗线宽。这里，我们讲解一下，如何设置可以让差分阻抗线宽的优先级高于区域规则线宽，操作如下所示：

答：使用Allegro进行PCB设计时，一般我们不能将一个封装里的焊盘管脚单独移动，通常是整个封装一齐移动。如若需要将焊盘单独移动，可按以下步骤处理：

答：设计PCB过程中，若设计中有差分对信号，则需要将是差分的2个信号设置为差分对，设置差分对有2种方式：手动添加及自动添加。

答：我们在进行PCB设计时或者PCB设计完成以后，作为设计工程师都希望把控整个PCB文件的总体信息，这里我们讲解一下如何去查看PCB设计文件的总体信息报告，具体如下所示：

答：我们在进行PCB设计的时候，导入DXF文件后者其它参照的对象，都会在PCB中新建一些subclas层，累计的多了，subclass层就会非常多，所以我们这里讲解一下，如何去删除自己新建的subclass层，具体操作如下所示：