​当元器件某些管脚我们不需要用到，但是原理图编译会检测处错误，说我们未连接，此时我们只需放置No ERC检查点即可。

​我们在日常画板子的时候，有时会出现一个比较尴尬的问题：同一个工程下不同原理图之间的相同网络标号导入到PCB文件之后，pin没有连接在一起；编译是还会出现报错，error：Duplicate Net Names。可以直接忽略，但存在报错实在让人难受。

我们在编译完原理图之后有时会看见红色的波浪线，这些红色的波浪线时我们在编译后的错误显示，提示这个地方有错误。这时候我们只需要在“Messages”里面查看对应的错误类型并修改即可。

我们在编译完原理图之后有时会看见红色的波浪线，这些红色的波浪线时我们在编译后的错误显示，提示这个地方有错误。这时候我们只需要在“Messages”里面查看对应的错误类型并修改即可。

怎么编译原理图啊- -这个是原理图，我如何能生成PCB啊？

汇编中EQU的位置是不是必须要放到程序的最开始部分？因为我放到其他部分，编译提示错误

原理图编译检测 检测单端电源网络是那一项？？老师@凡亿教育|郑振宇

Compiler选项卡Compiler选项卡包含在对原理图进行编译提示颜色设置及节点样式设置，如图2-27所示。（1）错误和警告：颜色分为3个类别，即“Fatal Error”（严重错误）、“Error”（错误）及“Warning”（警告）

这个红色波浪线和标号这里的？号是啥意思

发布:2022年4月13日-版本22.4.2(构建48)原理图捕获的改进显示备用组件的参数当浏览变异原理图文档的编译选项卡上,替代部分现在显示在属性另一个部分是定义一个组件的示意图。 当一个编译选项卡被选中时,属性面板将显示当前变体的组件的