扫码关注
- 全部
- 默认排序
1、LMK04368MPAPTEP 是一款适用于航天应用、支持 JEDEC JESD204B/C 的高性能时钟调节器。PLL2 可以配置 14 个时钟输出以驱动 7 个 JESD204B/C 转换器或其他逻辑器件（使用器件和 SYSREF
本文要点将 PDN阻抗设计为目标值有助于确保设计的电源稳定性。PDN 目标阻抗在一定程度上会决定 PDN 上测得的任何电压波动。确定目标阻抗需要考虑 PDN 上允许的电压波动、输出信号上允许的抖动，或将两者都考虑在内。阻抗可能是用于普遍概括电子学所有领域信号行为的一项指标。在 PCB 设计中设计具体
DDR是当前最常用的存储器设计技术之一，其高速、低功耗的特性满足了众多消费者的需求。但随着传输速度的加快，DDR的设计验证难度呈指数上升。对仿真工程师来说，DDR的高速率很容易引起一系列信号完整性问题，引发包括时序冲突、协议背离、时钟抖动及
在常用滤波算法中，消抖滤波法是一种针对数字信号处理中的抖动问题设计的滤波方法，主要用于消除因信号不稳定或干扰引起的数值快速波动，通过设置一个计数器来累计采样值与当前有效值的不一致次数，当计数器达到一定上限时，才将新的采样值认定为有效值，从而
本文要点将 PDN阻抗设计为目标值有助于确保设计的电源稳定性。PDN 目标阻抗在一定程度上会决定 PDN 上测得的任何电压波动。确定目标阻抗需要考虑 PDN 上允许的电压波动、输出信号上允许的抖动，或将两者都考虑在内。阻抗可能是用于普遍概括电子学所有领域信号行为的一项指标。在 PCB 设计中设计具体
在设计PCB时，经常会遇到高速差分线，比如USB、HDMI、LVDS、以太网等等，高速差分线不仅要求信号线的正端和负端信号线宽及线间距保持一致，还需要对差分信号线进行阻抗控制。控制差分信号线的阻抗，对高速数字信号的完整性是非常重要的，因为差分阻抗影响差分信号的眼图、信号带宽、信号抖动和信号线上的干扰
(1) 抖动，英文名称为"jitter”。这个jitter，有很多种定义[1,2]。在说明这几种定义之前，我们先来对时钟，也就是clock的周期做一个定义。假设有一个理想的时钟，那它的周期是恒定的，记为T0。但是现实世界中的时钟是不理想的，这个不理想的时钟，每一个周期可能都不一样，记为Tn，如下图所
时钟电路是电子设备的“心跳源”，而电容则是这个心跳的“稳压器”。容值选不对，时钟易抖动、信号易失真。本文直击核心，教你如何避开电容容值的“暗坑”。1、频率匹配原则低频时钟（<10MHz）：10pF~100pF，兼顾稳定性和成本。高频时钟（>
线性稳压器入门教程
中我们使用变压器和桥式整流器将 220 伏的家用市电转换成了 16 伏左右的直流电，但这个直流电有个问题，接上负载后电压会下降，并且抖动得厉害。我们可以使用稳压器（Voltage Regulator）来解决这个问题。什么是稳压器稳压器（Voltage Regulator）是指一种可以在电源电压或负载
无线通信中的扰码
一、扰码的作用对数字信号的比特进行随机处理，减少连0和连1的出现，从而减少码间干扰和抖动，方便接收端的时钟提取；同时又扩展了基带信号频谱，起到加密的效果。为了保证在任何情况下进入传输信道的数据码流中“0”与“1”的概率都能基本相等，传输系统会用一个伪随机序列对输入的传送码流进行扰乱处理，将二进制数字
