扫码关注
找到 “串扰” 相关内容 条
- 全部
- 默认排序
谈串扰，所有人第一反应是拉大间距。但在高速数字电路中，相邻层走线的相对方向，对串扰的影响远超间距。这个被忽视的变量，才是真正的幕后推手。1、平行比正交多出多少串扰2、当相邻层走线平行时，电场耦合面积最大，互感最强，近端串扰可达信号幅度的15
106 0 0
等长不等于等延迟，抖动和Skew不算清楚，系统随时崩盘。1、抖动是时间轴上的心跳不齐随机抖动来自热噪声，服从高斯分布；确定性抖动来自串扰和电源噪声。普通晶振抖动约正负50ps，10Gbps接口中足以让眼图闭合。2、Skew是空间上的到达不同
81 0 0
很多工程师都经历过这种"打脸"时刻——仿真报告里串扰严重超标，信心满满去改板，结果实测一切正常。问题出在哪？1、仿真在"最坏假设"下跑，现实没那么糟串扰仿真默认按最差条件计算：最陡上升沿、最小线间距、最差工艺角。但实际板子呢？板厂铜厚公差比
13 0 0
有个问题想请教一下，设计6层板的时候将2，5层设置成电源层，3，4层设置成内部布线层。这样两层之间难免有一些线会重叠部分，怎么确认会不会有严重的串扰？
1984 0 1
1056 0 0
