很多萌新小白初入FPGA领域，无法确定自己的学习路线，也经常走弯路，耽误时间浪费精力，为了帮助小伙伴更好地确定自己的学习路线，轻装上阵学习FPGA，今天这篇文搜集了多位技术大牛的学习方法，归纳总结其特点，希望对小伙伴们有所帮助。需要注意的是

组合逻辑电路设计，在任何特定时间只能在输入的时间取决于输出，电路的原始状态无关。“也就是说，组合逻辑电路输出电路的历史地位并不重要，电路不包括存储单元。组合逻辑表达方法有三种：真值表，逻辑表达式和电路原理图。在veriloghdl描述组合逻辑电路中，与真值表对应的是用户自定义原语；而与电路原理图相对应的是门级建模，有个绰号又叫结构化描述；与逻辑表达式相对应的则称为行为描述。