找到 “FPGA设计” 相关内容 条
  • 全部
  • 默认排序

直播时间:11月11日 晚8点直播结束后扫码添加助教领取直播福利直播介绍:近年来,随着国产全面化目标的推进,国产FPGA迎来了春天,Mill团队作为国内知名的FPGA研究团队,多次深度参与各大高校的FPGA课程改革和重大项目开发,本次直播,Mill团队将和大家一起聊聊FPGA设计准则及未来前景....直播大纲:(1)FPGA开发硬件思想(2)FPGA开发标准化设计流程(3)时序分析及时序分析准则直播福利:1、观看直播赠送【3套紫光CPLD板卡及配套指导手册】2、报名直播,可永久观看回放讲师介绍:缪老师(Mill),现为紫光同创FPGA原厂核心生态战略伙伴,拥有超过10年FPGA开发经验,在技术层面,曾重点参与和主导多个大型项目开发,熟悉各类高速协议应用开发:TCP/IP ,Serdes,光纤通信等。熟悉各类数字信号处理及定点技巧,独立完成纯逻辑LDPC编解码,DVB-T2等无线标准核心模块开发。凡亿教育课堂介绍:凡亿教育直播凡亿课堂是凡亿旗下开放式电子问答平台,包含免费小课、免费问答、社区、直播等版块,横跨知识分享和在线孝育两大领域。内容方面覆盖了嵌入式、单片机、电源设计、模拟技术、PCB、仿真、软件开发、Lab应用、IC设计等细分领域品类,汇聚了上百名网师,利用平台的在线教学课堂,为电子行业学生无界交流。

FPGA设计准则

FPGA(现场可编程门阵列)作为可编程逻辑设备,一直广泛应用在各种数字系统设计,而JTAG接口是其中最常用的调试/编程接口,它的好坏将直接影响到FPGA的性能和可靠性。因此要对JTAG进行诊断和测试,以防止FPGA出故障,那么如何做?1、J

FPGA设计时如何确定JTAG好坏?

FPGA管脚调整是FPGA设计中的重要技术环节,主要涉及到FPGA芯片的输入输出管脚与外部硬件连接,确保信号传输的准确性和稳定性,工程师经常需要根据具体的应用需求来调整FPGA管脚配置,以此适配外部电路和信号接口,那么如何做?1、管脚规划在

292 0 0
FPGA管脚调整:高可靠性设计

手把手带你用FPGA设计一个温湿度测量仪—一、前期准备—1、开发环境myminieye的runber开发板,gowin软件,DHT11温湿度传感器。2、DHT11温湿度传感器的原理温湿度传感器SIG双向引脚接收到外部的触发信号后,先对微处理器发送应答信号,再开始温湿度数据的发送。详细的原理可参考《D

【硬件篇】温湿度测量设计

随着FPGA技术的不断发展,FPGA重要性日益凸显,应用范围扩大,因此,当代电子工程师必须掌握FPGA设计及编程技巧,以此提高FPGA设计效率和性能,本文将介绍一些常见的FPGA编程技巧,旨在帮助工程师们更好优化设计。1、使用综合器选项优化

进阶必看:FPGA的编程方法及优化技巧

FPGA是一种功能强大的可编程逻辑器件,广泛应用在数字电路设计、信号处理、无线通信等多领域,自然也就成为电子工程师的关键技能之一,若是不合理使用FPGA,极有可能导致FPGA设计不稳定、延迟大、时序崩溃等问题,所以下面将聊聊FPGA设计中的

FPGA设计中的常见问题及设计技巧

对FPGA工程师来说,可靠性设计是极其重要的,若是没处理好FGPA的触发器,没有满足特定的时序关系,导致FPGA电路不可靠,极有可能产生亚稳态问题,很容易打乱设计步伐,因此,了解FPGA设计的时钟域和亚稳态是很有必要的。一般来说,亚稳态意味

​FPGA设计的时钟域和亚稳态分析详解

FPGA设计时,我们总会遇到各种各样的设计难题,并发愁如何解决,所以小编将搜集网络上九个小白最头疼的FPGA设计问题,并进行回答,希望对小白有所帮助。1、如何控制XST插入buffer?①用buffer_type约束,具体使用方法在XST

​九个小白头痛的FPGA设计问题(附答案)

时序性能是FPGA设计最重要的技术指标之一,在项目设计中很多人经常会遇见时序性能差的现象,但不知道该如何解决。造成时序性能差的根本原因有很多1、布局太差如图所示:该图是布局太差的时序报告示意图,其中附加的周围约束为3nm,实际周期为3.02

​FPGA时序性能差的原因分析及解决方法