找到 “ADS” 相关内容 条
  • 全部
  • 默认排序

随着时代发展,汽车电子和工业控制两种行业蓬勃发展,作为PADS的工程师,如何应付这一趋势?下面一起来说说吧!1、汽车电子(比亚迪/吉利标准)①设计规范:铜厚≥2oz,TG值≥150℃(车机中控板)。阻抗测试CPK≥1.33(量产强制要求)。

​ Pads工程师如何应对工控/汽车电子挑战?

基于Mentor认证体系及中国市场需求,PADS工程师可分为三级,具体如下:1、初级工程师(Layout)①4-6层板设计:掌握消费电子板布局(如蓝牙耳机主板),线宽/间距≥4/4mil(FR4)。基础规则设置:Net Class定义、差分

Pads工程师能力升级路线图(2025实战版)

在PCB设计中,部分文件可能因从Altium Designer或PADS软件转换而来,导致兼容性问题。这些问题通常表现为贴片焊盘会自动增加Thermal Pad、Anti Pad以及焊盘缺失阻焊层和钢网信息,如图1所示,同时焊盘名称默认设置

凡亿Allegro Skill封装原点-优化焊盘

现在是金三银四关键时期,越来越多人开始找工作,求职面试就业是常态,但要想拿到优秀的offer,离不开提前做好准备,所以本文将分享PADS工程师求职面试时会被问到的问题,以此提供技术参考。1、基础操作类问题①如何在PADS中快速创建PCB封装

Pads工程师求职面试必问的12个题目!(附答案)

(1)仿真的时候,数据从ADC出来后,在ADS的一些example中,是用下面的方式进行评估的。先经过一个QPSK_Demod,进行解调,解调完后再过一个RRC滤波器,然后出来的信号就给EVM模块,进行EVM分析了。那实际中是这样子的么,也差不多这么个步骤么?虽然我没有做过,但是号友中藏龙卧虎啊,所

作为射频工程师的我,很想知道基带都在干些啥?

(1) 为啥开始看SystemVue原因是因为,在用ADS中的DF进行仿真的时候,出现了一些问题。比如说,以下噪底抬升的问题。在仿真的时候,我更改了一下FFTSIZE的设置。原来,我设置的是16,也就是打算让ADC采样2^16=65536个点的。但是,在排查其他问题的时候,我把FFTSIZE改成18

初识SystemVue,感觉有点奇怪;用着用着,就喜欢上了

(1)问题的起因,是因为我更改了一下FFTSIZE的设置。原来,我设置的是16,也就是打算让ADC采样2^16=65536个点的。但是,在排查其他问题的时候,我把FFTSIZE改成18了。然后,就出现了下面这种情况,也就是信号那边抬上来了。要是把code的数据,导入到VisualAnalog,看AD

一个设置改动,噪底飙升27dB,我还找不着原因

(1)有号友问了一个问题,就是,多输入单输出的系统,噪声系数应该怎么算呢?两路输入,算是同幅同相的,那这个噪声系数该怎么算呢?接触到这个问题后,我在脑子里演算了一下,给的回答是这样的。但是,显然这个回答没有说服力,无仿真,无推导。(2)首先,先用ADS进行一下简单的S参数仿真。用一个信号源 功分器来

这种架构的噪声系数,你觉得会是多少?

众所周知,广东省作为中国电子制造与创新设计的前沿阵地,拥有丰富的硬件产业资源和优质高校。然后广东省的科技公司特别多,PCB工程师在广东省可以说是很受欢迎。如果要想在广东发展,建议选哪个EDA工具,是AD、还是Allegro、亦或者PADS

广东学PCB设计,是选AD/Allegro/Pads好?

其实我们对 DAQ 的要求是既要,又要,还要,但是物理的限制是,这个不行,那个不能,其实 DAQ设计 就是这样平衡或者是妥协的艺术。我敢写是因为有 TI 的一篇文章打底,而且在我的研究中确实发现是这样的用的,其实就是在使用了 FPGA 里面的时钟缓冲器。其次就是尽量在允许的范围内是多使用 MCU,M

从ADS127L11 看多路 Σ-Δ ADC同步策略