扫码关注
PDN（电源分配网络）仿真不能只看“电源平面阻抗越低越好”这句话。工程上通常先根据允许的电压波动和负载瞬态电流估算目标阻抗，再检查整个关注频段内的阻抗曲线是否出现超限峰值，以及这些峰值是否可能与芯片电流频谱或瞬态需求重合。
目标阻抗的基本估算
Ztarget = ΔVallow / ΔIstep
例如允许波动50mV、瞬态电流变化10A，估算得到5mΩ。该数值只是示例，不是所有电源轨通用的目标。
阻抗曲线要读哪些位置？
目标阻抗线：由电源轨允许的电压波动和负载变化决定，是设计评估的参考边界，不是某个固定的行业通用值。
谐振与反谐振峰：电容ESL、ESR、安装电感、封装和电源平面共同作用，可能在特定频段形成峰值。不同容值电容并联不一定会让所有频率的阻抗都下降。
频段覆盖：不同去耦层级对不同频率范围有不同贡献，不能只在低频看到阻抗很低就认为高频瞬态也一定满足要求。
仿真结果如何验证？
确认电源轨的电压容差、负载阶跃大小、目标频段和芯片厂商给出的电源完整性要求。
检查模型是否包含电容的有效频率特性、ESR/ESL、封装与安装寄生，以及平面和过孔的连接路径。
对反谐振峰进行参数扫描，观察改变电容组合、位置或连接电感后，峰值频率和幅度如何变化。
把仿真与实际测量的探测位置、带宽和负载条件对应起来。实测电源纹波还可能包含探头接法和负载工作状态的影响。
面试参考回答：
“我先用允许电压波动除以负载瞬态电流变化估算目标阻抗，再检查阻抗曲线在关注频段是否越界，重点分析反谐振峰。模型里要包含电容寄生、封装和连接路径，之后通过参数扫描和实测对照验证，而不是简单增加电容数量。”
延伸追问
为什么多个不同容值的电容并联后，反而可能出现新的阻抗峰？
目标阻抗是如何从芯片电源要求推导出来的？
仿真阻抗合格，但实测纹波仍然偏大，先核对哪些条件？
本文用于电子工程师技术学习与面试准备，具体设计应结合器件数据手册、产品规范、仿真和实测结果确认。
