扫码关注
晶振不起振是很典型的板级问题。只说“换晶振、换电容”不够专业。面试官更想听的是你能否把器件参数、振荡器驱动能力、负载电容、PCB寄生、探头影响和启动波形串起来定位。
面试先抓这几个点：
先确认芯片内部振荡器类型、晶体频率范围、ESR和推荐负载条件是否匹配。
外部电容不是照抄参考值，实际负载还包含引脚和PCB寄生电容。
晶振两端属于高阻、敏感节点，走线应短、对称，并远离高速时钟和开关节点。
直接用普通示波器探头压在晶振脚上可能改变负载，甚至把原本能振的电路测到停振。
面试官真正想听什么
这类题不适合只背一句结论。更稳妥的回答方式是先说明判断条件，再讲工程动作，最后补上验证手段和常见风险。这样更容易让面试官判断你是否真正做过相关工作。
回答时可以按这几个方面组织
器件匹配
重点检查频率、CL、ESR、驱动等级与芯片振荡器规格
常见现象冷机难启动、批次差异大
负载网络
重点检查外部电容+引脚寄生+PCB寄生
常见现象频偏、启动慢或完全不起振
PCB布局
重点检查晶体靠近芯片、回路短、少过孔、远离噪声源
常见现象温度或EMI环境变化后偶发失锁
测量方法
重点检查低电容探头、缓冲输出或间接观察时钟
常见现象一上探头波形就消失
一个更像工程师的参考回答
我排查晶振不起振时，第一步会核对晶体参数是否在芯片振荡器允许范围内，特别是频率、负载电容、ESR和驱动等级。第二步看外部负载电容，因为实际CL并不是两个电容简单相加，还包含引脚和PCB寄生。如果参数理论上没问题，我会检查晶振到芯片的走线是否过长、是否跨层、是否靠近DC-DC或高速时钟。测量时也会注意探头电容，优先从时钟输出或后级状态间接判断。最后才会通过替换晶体、电容或调整驱动配置做A/B验证。
面试官可能继续追问
晶体标的CL=12pF，为什么两边不一定各放24pF？
晶振走线为什么不建议大面积铺铜紧贴？
起振正常但频偏大，优先看什么？
为什么低功耗模式下晶振更容易暴露裕量问题？
容易失分的回答
不看datasheet，直接把两颗22pF当万能值。
用长地线普通探头直接夹在晶振脚上测。
遇到不起振只换晶体，不看PCB寄生和芯片驱动配置。
面试前可以这样准备
找一颗自己常用MCU，阅读它的oscillator章节和推荐晶体参数。
会用近似公式解释负载电容与寄生电容的关系。
准备一个“参数核对→布局检查→测量方法→A/B验证”的排查顺序。
核心关键词：晶振不起振、晶体振荡器、负载电容、ESR、硬件工程师面试
