扫码关注
IBIS题考的是模型边界意识：它描述I/O缓冲器外部电气行为，适合板级SI；不是晶体管级内部模型。真正会用的人会检查模型质量、封装寄生、端接与通道拓扑。
面试先答结论：IBIS模型主要用于描述数字芯片I/O缓冲器在引脚侧的电气行为，包括I/V、V/T、封装寄生等信息，适合做PCB级信号完整性仿真。它不暴露晶体管级内部电路，因此相比晶体管SPICE模型更容易共享、仿真速度也更快，但能分析什么取决于模型本身是否完整、仿真器是否正确使用。
IBIS和SPICE怎么比较才专业？
拿到IBIS模型先做什么？
确认器件、封装、IO标准和模型版本匹配。
用IBIS Checker或工具自检，先解决明显语法/数据问题。
确认封装R/L/C是否包含，板级模型不要重复加同一份寄生。
建立真实拓扑：驱动端、走线、过孔、连接器、接收端和端接。
用typ/min/max和不同slew/drive strength做角落仿真，不只看一个“最好看”的波形。
眼图不是越大越好看就结束
眼图要结合协议采样点、阈值、抖动、码型和接收端模型判断。仿真里如果只用理想方波、固定阻抗和一个典型模型，眼图再漂亮也可能没有工程意义。更重要的是用端接、驱动强度和走线拓扑做参数扫描，找出有量产裕量的区域。
参考回答
“我用IBIS时先检查器件和封装是否匹配，再确认模型里有没有封装寄生，避免重复建模。拓扑会尽量还原实际板子，包括过孔、连接器和端接。仿真不只跑typical，会看不同corner、驱动强度和slew。若看到过冲或振铃，我会通过端接值、源端阻尼、拓扑和走线阻抗做A/B，而不是直接把所有问题归因于模型。最后会拿实测波形和仿真做相关性验证。”
追问
Q：IBIS能不能仿真芯片内部PLL抖动？
A：基础IBIS主要描述I/O缓冲器行为，复杂抖动和协议级行为要看模型类型、AMI等扩展以及工具支持，不能把普通IBIS当万能模型。
Q：仿真和实测差很多先怀疑谁？
A：先检查测试点、探头、板材参数、模型版本、封装/过孔寄生和边界条件，不要第一反应说“仿真软件不准”。
核心关键词：PCB仿真面试IBIS模型SPICE眼图仿真信号完整性
