扫码关注
分类：硬件工程师面试题经验要求：中高级难度：中高级题型：EMC防护设计
📖 本文概述
晶振是PCB上常见的高辐射源之一，也是硬件工程师面试中EMC防护的高频考点。本文从频域干扰特征识别、参考平面处理、接地与屏蔽策略、负载电容布局到实际整改案例，按步骤展开完整的回答链路。
🔑 核心要点速览
识别晶振基频和谐波在频域上的辐射峰值特征
晶振下方参考平面保持完整，不要挖空
晶振外壳可靠接地，走线远离板边和IO接口
必要时加屏蔽罩或地过孔围栏隔离干扰
负载电容紧贴晶振引脚放置以最小化回路面积
面试题
晶振在PCB上怎么做EMC防护布局？硬件工程师面试应该怎样回答？
面试官真正想考什么
考你对辐射源的理解深度
晶振不是简单的"放个器件"，它在工作中产生的方波信号包含丰富的谐波分量，是PCB上主要的窄带辐射源之一。面试官想听你从频域角度分析干扰特征，而不只是说"包地"。
考你从布局到接地的系统思维
EMC防护不是靠某一个措施就能解决的，需要从器件放置、走线规划、参考平面处理、接地方式等多个环节协同考虑。面试官期望你展现一条完整的防护链路。
回答思路
第一步：识别频域干扰特征
晶振输出的是方波信号，频谱上除了基频外还有3次、5次、7次等奇次谐波。比如一个25MHz的晶振，在25MHz、75MHz、125MHz、175MHz等频率点都可能出现辐射峰值。做EMC防护前需要先明确辐射能量主要集中在哪些频段，这决定了后续防护的优先级。
第二步：参考平面完整不挖空
晶振下方的参考平面（通常是地平面）要保持完整，不要在晶振下方走其他信号或挖空铜皮。原因是晶振的输出走线需要一条低阻抗的回流路径，如果参考平面被挖空，回流只能绕行，形成的环路面积增大，辐射也随之增大。
第三步：走线远离板边和IO接口
晶振的输出走线不要靠近PCB板边，建议至少保持晶振工作频率对应波长1/20的距离。同时远离对外接口（如USB、以太网口），防止干扰通过线缆向外辐射。如果板子空间有限必须靠近板边，需要在走线外侧加一排密集的地过孔形成屏蔽墙。
第四步：晶振外壳接地与屏蔽处理
有源晶振的金属外壳应该可靠接地。对于无源晶振，可以在晶振周围打一圈地过孔（间距建议小于晶振最高关注频率对应波长的1/20），形成"过孔围栏"来抑制辐射外泄。如果辐射确实超标严重，可以考虑加金属屏蔽罩将晶振整体覆盖。
第五步：负载电容的布局优化
无源晶振的两个负载电容必须紧贴晶振引脚放置，走线尽可能短。负载电容的接地端也要就近打过孔到地平面。这样做的好处是最小化振荡回路面积，减少环路辐射。负载电容的容值选择要参照晶振规格书中的要求，不能随意更改。
追问及应对
追问1：晶振辐射超标了，整改的第一步应该做什么？
先用近场探头确认辐射源确实是晶振本体还是它的走线。有时候辐射来自晶振输出走线经过的参考平面裂缝，而不是晶振本身。定位清楚后再决定是优化布局还是增加滤波。
追问2：有源晶振和无源晶振在EMC处理上有什么区别？
有源晶振自身包含振荡电路，输出信号边沿通常更陡，高频分量更丰富，辐射风险更高。有源晶振的电源引脚也需要加去耦电容，防止电源噪声调制到输出信号上。无源晶振的关键在负载电容布局和走线回路面积控制。
追问3：能否通过降低晶振驱动能力来改善EMC？
在某些MCU上可以配置时钟输出的驱动强度。降低驱动能力可以减缓信号边沿速率，从而降低高频辐射分量。但需要确认降低后信号是否还能满足接收端的建立/保持时间要求，不能为了EMC牺牲功能。
追问4：地过孔围栏的间距怎么确定？
间距取决于你需要抑制的最高频率。一般建议间距小于目标频率对应波长的1/20。例如要抑制300MHz以下的辐射，在FR4板材中波长约500mm（考虑介电常数后），间距应小于25mm。实际工程中通常取10mm到15mm。
失分表达
❌ 只说"包地就行"
包地只是其中一种手段，没有体现对频域特征、参考平面完整性和接地策略的系统理解。
❌ 说"在晶振旁边放个磁珠"
磁珠适合电源滤波，对晶振信号的时钟辐射效果有限。EMC防护要从源头和传播路径两端考虑，不能依赖单一器件。
准备动作
✅ 面试前建议准备这些
回顾自己做过的晶振相关EMC整改案例，整理出从问题定位到解决方案的完整链路。如果没遇到过，至少了解晶振的频谱特征和常见防护手段。准备一两个"如果整改不到位会怎样"的反面案例，增强说服力。
核心关键词：频域辐射特征、参考平面完整性、外壳接地、过孔围栏、屏蔽罩、负载电容布局、回路面积控制
