扫码关注
LDO（低压差线性稳压器），FPGA需要3.3V、2.5V和1.2V，可选用凌力尔特LINEAR：LT1083/84/85，低压差正压可调稳压器。应用电路如图所示：输入端加10UF电解电容，输出端加10UF胆电容。基本可调稳压器电路图如上图所示，通过改变R1、R2阻值输出需要的电压值，由于Iadj很小，计算时可以忽略不计。故等式变为：，其中，Vref=1.25V。电路板电源设计如下图所示：3.3V：R1=100Ω，R2=162Ω2.5V：R1=R2=100Ω1.2V：ADJ直接接地，1.25V≈1.2V
基于FPGA的低压差正压可调稳压器应用电路设计
2017-01-01 00:00
2871
0
评论 0 收藏
侵权举报
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。
您需要登录后才可以评论登录
热门评论0
相关文章
精彩课程
开班信息
设计指南
更多>>
热门面试题
更多>>
电子工程师行为面试：研发方案有分歧，你怎样用测试数据推动团队达成一致？
2026-11-01 14:50:03
高速PCB仿真面试：眼图怎么看？眼高、眼宽和抖动分别反映什么问题？
2026-11-01 14:49:46
FPGA面试：Verilog阻塞赋值“=”与非阻塞赋值“<=”怎么用？为什么时序逻辑常用非阻塞？
2026-11-01 10:10:10
嵌入式Linux面试：驱动加载失败怎么办？dmesg、设备节点和权限按什么顺序查？
2026-11-01 10:09:58
开关电源工程师面试：Buck降压电路的热回路在哪里？PCB布局为什么影响EMI？
2026-11-01 10:05:41
