0
收藏
微博
微信
复制链接

启云方EDA-阻抗计算

2026-11-11 16:13
2

启云方EDA-阻抗计算

1 阻抗计算的必要性

当电压、电流在传输线中传播时,特性阻抗不一致会造成信号反射现象。在信号完整性领域中,反射、串扰、电源平面切割等问题都可以归为阻抗不连续问题,因此匹配阻抗的重要性在此展现出来。

2 常见的阻抗模型

一般利用Polar SI9000阻抗计算工具进行阻抗计算。在计算之前需要认识常见的阻抗模型,如特性阻抗模型、差分阻抗模型、共面性阻抗模型等。常见的阻抗模型如图3-1所示。

图3-1  常见的阻抗模型(此类图为软件截图)

图3-1  常见的阻抗模型(此类图为软件截图)

图3-2  常见的阻抗模型(此类图为软件截图)(续)

图3-2  常见的阻抗模型(此类图为软件截图)(续)

3 阻抗计算详解

1.阻抗计算的必要条件

阻抗计算的必要条件有板厚、层数(信号层数、电源层数)、板材、表面工艺、阻抗值、阻抗公差、铜厚等。

2.影响阻抗的因素

影响阻抗的因素有介质厚度、介电常数、铜厚、线宽、线距、阻焊厚度等,如图3-3所示。

图3-3  影响阻抗的因素

图3-3  影响阻抗的因素

在图3-3中,H1为介质厚度(PP片或板材,不包括铜厚);Er1为PP片或板材的介电常数,多种PP片或板材压合在一起时取平均值;W1为阻抗线下线宽;W2为阻抗线上线宽;T1为成品铜厚;CEr为绿油的介电常数(3.3);C1为基材的绿油厚度(一般为0.5mil);C2为铜皮或布线上的绿油厚度(一般为0.8mil)。上、下线宽关系表如表3-1所示。

表3-1  上、下线宽关系表

基  铜  厚上线宽/mil下线宽/mil线距/mil
内层18μmW0-0.1W0S0
内层35μmW0-0.4W0S0
内层70μmW0-1.2W0S0
负片42μmW0-0.4W0+0.4S0-0.4
负片48μmW0-0.5W0+0.5S0-0.5
负片65μmW0-0.8W0+0.8S0-0.8
外层12μmW0-0.6W0+0.6S0-0.6
外层18μmW0-0.6W0+0.7S0-0.7
基  铜  厚上线宽/mil下线宽/mil线距/mil
外层35μmW0-0.9W0+0.9S0-0.9
外层12μm(全板镀金工艺)W0-1.2W0S0
外层18μm(全板镀金工艺)W0-1.2W0S0
外层35μm(全板镀金工艺)W0-2.0W0S0

注:W0为设计线宽;S0为设计线距。

3.阻抗计算方法

下面通过一个实例来演示阻抗计算方法。

普通的FR-4板材一般有生益、建滔、联茂等板材供应商。生益FR-4及同等材料芯板可以根据板厚来划分。表3-2列出了常见生益FR-4芯板厚度及介电常数。

表3-2  常见生益FR-4芯板厚度及介电常数

类  别
芯板厚度/
mm
0.0510.0750.1020.110.130.150.180.210.250.360.510.71≥0.8

芯板厚度/
mil
23.044.335.15.97.08.271014.52028≥31.5
Tg≤170
介电
常数
3.63.653.95无3.953.654.23.953.954.24.14.24.2
IT180A
S1000-2
介电
常数
3.93.954.2544.253.954.54.254.254.54.44.54.5

PP片一般包括106、1080、3313、2116、7628等。表3-3列出了常见PP片厚度及介电常数。

表3-3  常见PP片厚度及介电常数

类    别PP片类型1061080331321167628
Tg≤170理论厚度/mm0.05130.07730.10340.11850.1951

介 电 常 数3.63.653.853.954.2
IT180A S1000-2B理论厚度/mm0.05110.077270.09870.11740.1933

介 电 常 数3.93.954.154.254.5

对于Rogers板材,Rogers4350板材(0.1mm)的介电常数为3.36,其他Rogers4350板材的介电常数为3.48;Rogers4003板材的介电常数为3.38;Rogers4403 PP片的介电常数为3.17。

我们知道,每个多层板都是由芯板和PP片压合而成的。当计算叠层结构时,通常需要把芯板和PP片叠在一起,组成板厚。例如,1块芯板和2张PP片叠加,如“芯板+106+2116”,那么它的理论厚度就是0.25mm+0.0513mm+0.1185mm=0.4198mm。但需要注意以下几点。

(1)一般不允许4张及以上的PP片叠在一起,因为压合时容易产生滑板现象。

(2)7628的PP片一般不允许放在外层,因为7628的PP片表面比较粗糙,会影响板子的外观。

(3)3张1080的PP片不允许放在外层,因为压合时容易产生滑板现象。

(4)芯板一般选择大于0.11mm的,6层板一般采用2块芯板,8层板一般采用3块芯板。

由于铜厚(图3-4中的阴影部分)的原因,理论厚度与实测厚度有一定的差额,具体如图3-4所示。

图3-4  理论厚度与实测厚度

图3-4  理论厚度与实测厚度

从图3-4中可以看出,理论厚度与实测厚度存在铜厚差,可以总结出如下公式:

实测厚度=理论厚度-铜厚1(1-X1)-铜厚2(1-X2)

式中,X1、X2为残铜率,表层取1,光板取0。电源地平面的残铜率一般为0.7,信号层的残铜率一般为0.23。

残铜率是指板平面上的有铜面积和整板面积之比。例如,没有加工的原材料的残铜率就是1,蚀刻成光板时就是0。

“OZ”表示铜厚单位“盎司”,1OZ=0.035mm。

4 阻抗计算实例

(1)叠层要求:板厚为1.2mm,板材为FR-4,层数为6,内层铜厚为1OZ,表层铜厚为0.5OZ。

(2)根据芯板和PP片常见厚度参数组合,并根据叠层要求,可以堆叠出图3-5所示的6层叠层结构。

图3-5  6层叠层结构

图3-5  6层叠层结构

图3-5中标出的PP片厚度为实测厚度,计算公式如下:

PP片(3313)[实测厚度]=0.1034mm[理论厚度]-0.035/2mm×(1-1)[表层铜厚为0.5OZ,残铜率为1]-0.035mm×(1-0.7)[内层铜厚为1OZ,残铜率为0.7]=0.0929mm=3.65mil

PP片(7628×3)[实测厚度]=0.1951mm×3[理论厚度]-0.035mm×(1-0.23)[内层铜厚为1OZ,相邻信号层残铜率为0.23]-0.035mm×(1-0.23)[内层铜厚为1OZ,相邻信号层残铜率为0.23]=0.5314mm= 20.92mil

板子总厚度=0.5OZ+3.65mil+1OZ+5.1mil+1OZ+20.92mil+1OZ+5.1mil+1OZ+3.65mil+0.5OZ= 45.27mil ≈ 1.15mm

(3)打开Polar SI9000,选择需要计算阻抗的阻抗模型,计算表层50Ω单线阻抗线宽。如图3-6所示,根据压合叠层数据,填入已知参数,计算得出布线线宽W0=6.8mil。这个是计算出的比较粗的布线,有时候会基于布线难度允许阻抗存在一定的误差,所以可以根据计算得出的布线线宽来稍微调整。例如,调整布线线宽W0=5.5mil时,计算阻抗Zo=54.82W,如图3-7所示。

图3-6  根据阻抗计算线宽

图3-6  根据阻抗计算线宽

图3-7  根据线宽微调阻抗

图3-7  根据线宽微调阻抗

(4)计算内层(以第3层为例)90Ω差分阻抗布线线宽与间距,如图3-8所示,选择内层差分阻抗模型,根据压合叠层数据,填入已知参数,然后可以根据阻抗要求,调整线宽和间距,分别计算。考虑到板卡设计难度,可以在允许范围内微调阻抗。

图3-8  90Ω差分阻抗计算结果

图3-8  90Ω差分阻抗计算结果

(5)阻抗计算结果如表3-4所示。

表3-4  阻抗计算结果

单端布线阻抗控制



层线宽/mil阻抗/Ω精    度参  考  层
L1/L65.550±10%L2/L5
L3/L46.550±10%L2/L5
差分布线阻抗控制



层线宽/mil阻抗/Ω精    度参  考  层
L1/L64.5/5.0100±10%L2/L5
L3/L44.5/8.0100±10%L2/L5
L1/L68.0/8.090±10%L2/L5
L3/L45.5/8.590±10%L2/L5


登录后查看更多
0
评论 0
收藏
侵权举报
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。

热门评论0

相关文章

凡亿教育

凡亿教育打通了“人才培养+人才输送”的闭环,致力于做电子工程师的梦工厂,打造“真正有就业保障的电子工程师职业教育平台”。帮助电子人快速成长,实现升职加薪。 为了满足学员多样化学习需求,凡亿教育课程开设了硬件、PCB、仿真、电源、EMC、FPGA、电机、嵌入式、单片机、物联网、人工智能等多门主流学科。

开班信息