扫码关注
小信号带宽够了，运放为何追不上方波？
-3 dB带宽只告诉你小振幅能跑多快；方波边沿要求的大幅值dv/dt，要由压摆率和全功率带宽回答
选运放时明明看到数据手册写着很高的带宽，实际跟随方波时，输出上升沿却像被用尺子削成了斜线。再把频率或幅度提高一点，平顶可能还没来得及建立，下一个边沿就来了。
这往往不是器件损坏，而是把小信号带宽当成了所有动态性能。运放在微小正弦信号下可以保持线性，并不代表它能以同样的速度搬动大幅电压。
方波问题要同时回答两件事：小信号响应能否覆盖目标频段，大信号变化率能否在规定时间内完成目标摆幅。
小信号带宽与压摆率管的不是一件事
小信号带宽通常在较小输出振幅下测得，反映闭环增益随频率下降的情况。信号幅度小时，运放内部充放电流还没有到极限，它表现得像一个线性系统。
图1 大信号失真会随频率和闭环增益变化
方波边沿却会要求输出在极短时间内改变很大电压。当内部补偿节点或输出级的充放电流到达上限，输出电压就会以近似固定斜率变化。
这时把-3 dB带宽再提高，不一定能改善边沿。应该查的是压摆率、输出电流能力、负载电容和目标振幅，以及这些参数的测试条件。
用FPBW把幅度与频率绑在一起对正弦输出，最大变化率与峰值Vp和频率f的乘积成正比。资料给出的关系可写成FPBW=SR/(2πVp)，它把压摆率、最大无明显转换限制的频率和输出幅度联系起来。
图2 FPBW用压摆率与输出峰值估算大信号频率上限
这个公式的实用价值是提醒我们：同一颗运放，输出幅度翻倍后，可用的大信号频率余量会明显下降。“在1 Vpp正常”不能直接推导“在8 Vpp也正常”。
方波包含多次谐波，对边沿的要求比单一正弦更高。工程上可先用FPBW进行下限筛选，再回到目标负载、增益和振幅下的阶跃响应确认。
负载与反馈网络会把数据手册余量继续吃掉运放驱动ADC、长走线或较大电容时，除了要求电压变化率，还需要瞬时充放电流。输出级进入限流或反馈环路的相位裕量下降，都可能让边沿出现额外延迟或振铃。
差分ADC驱动器还有两个反馈支路、输出隔离电阻和采样电容负载。这些元件同时决定闭环稳定性与建立时间，不能只按运放裸参数估算。
图3 ADC驱动电路中的反馈、输出隔离与采样负载要同时评估
若方波边沿上有明显振铃，不要立即归因于压摆率。压摆受限常表现为近似线性斜坡；过冲、回摆和长时间建立更应继续检查相位裕量与负载。
用两组测试快速分清机制第一组保持频率不变，逐步降低输出振幅。如果幅度降低后斜坡边沿迅速恢复，压摆率或输出电流限制就更可疑。若小振幅仍然很慢，则要检查闭环带宽。
第二组保持振幅不变，降低频率并观察边沿与平顶建立。如果上升沿斜率近似不变，只是周期变长后有了更多建立时间，这也符合压摆受限的特征。
图4 相位裕量不足会把快边沿变成过冲和长时间建立
测试时还要避免函数发生器与示波器带宽本身成为瓶颈。记录输入与输出两组波形，同时标注供电、负载、闭环增益和探头工况，才能与数据手册条件对齐。
最后检查环路增益和相位裕量。一颗压摆率很高的器件，若在当前反馈、PCB寄生和负载下不稳定，依然无法获得可用的快边沿。快与稳，必须在同一工况下同时证明。
方波还包含基波之外的多次谐波。若系统只需要边沿在某个建立时间内进入误差带，就应从建立时间反推需要保留的有效频率成分，而不是要求示波器上还原理想垂直边沿。反过来，若后级ADC在边沿后很快采样，斜率、过冲和稳定时间都会直接占用采样窗口。
压摆率通常不是在所有输出电压、负载和温度下都保持同一个典型值。接近电源轨、驱动较大电容负载或输出电流增大时，器件可提供的充放电能力可能下降。选型时除了看典型压摆率，还要查输出摆幅、短路电流、容性负载稳定性和最小保证条件，给批量差异留下余量。
验证时可先输入幅度较小的阶跃，确认闭环带宽与相位裕量没有引起明显振铃；再逐步增大幅度，观察输出边沿是否从指数响应变成近似恒定斜率。若小信号已经振铃，优先处理补偿和反馈布局；若只在大幅度下出现等斜率边沿，压摆率限制才是更直接的判断。
计算得到的最低压摆率只是一条下限。实际还应给幅度误差、器件最小值、温度和负载留出余量，并用目标板上的真实反馈网络验证。若输出必须在极短时间内稳定到高精度，数据手册中的建立时间曲线通常比单独一个压摆率数字更接近最终需求。
运放能不能追上方波，要分开看小信号带宽、压摆率、输出电流与环路稳定性。只要大幅快边沿超出充放电能力，带宽数字再漂亮也会输出斜坡。
选型前先用目标峰值和最高有效频率估算压摆率下限，再给工况、温度与器件离散留出余量。最后在真实负载上看阶跃响应，这比只对比一个-3 dB带宽更靠谱。
声明：
本文由凡亿教育整理，转载请注明来源！
投稿/招聘/广告/课程合作/资源置换 请加微信：13237418207
