扫码关注
垂直型MOSFET基本概述
垂直型功率MOSFET器件的发展主要经历了三个不同阶段：VVMOSFET(Vertical V-groove MOSFET)结构、VDMOSFET(Vertical Double Diffused MOSFET)结构和UMOSFET(Vertical U-groove MOSFET)结构。其中VVMOSFET结构最早出现并实现了商业化，这种结构将MOSFET的沟道由横向改变为纵向，因此大大减少了沟道的长度，降低了导通电阻，但由于该器件在制备过程中的稳定性问题和V型沟槽顶部存在局部区域高电场等缺点，现已被第二类VDMOSFET所代替。功率VDMOSFET结构采用了平面扩散技术，采用难熔材料，如多晶硅栅作掩膜，用多晶硅栅的边缘定义P基区和N 源区从而进行扩散。VDMOSFET的名称就源于这种双扩散工艺。利用P型基区和N 源区的侧面扩散差异来形成表面沟道区域。
垂直型VVMOSFET
VVMOS和LDMOS最大区别在于VVMOS的漏极由上表面移至硅片的底部，电流的流向是垂直上下的。而且每个槽对应有两条沟道，因此管芯占用的硅片面积大大缩小，硅片表面的利用效率得到了很大的提高，器件的处理功率又提高到一个新的台阶。这样，对于电压和电流相同的器件，采用VVMOS结构硅片面积大大缩小，同时器件特性得到改善。VVMOS的结构如下图1所示。VVMOS虽然解决了硅片表面利用效率低的问题，但由于该器件采用了槽结构，槽的腐蚀在工艺上不大容易控制，而且该器件的栅氧化层暴露，易受离子玷污，造成阈值电压不稳，可靠性下降。
图1 垂直型VVMOSFET结构示意图
垂直型VDMOSFET
垂直导电双扩散VDMOS具有和VVMOS相同的垂直结构，其工艺是在N 衬底<100>晶向上生长N-高阻外延层，外延层的厚度及掺杂浓度直接决定VDMOS的击穿电压，VDMOS制作过程是在外延层上采用平面自对准双扩散工艺，以此在水平方向形成与MOS结构相同的多子导电沟道，沟道长度一般只有1~2μm。VDMOS结构如图2所示。图中VDMOS上面的N 为源区，N-外延层为漂移区；下面的N 为漏区，P型沟道区通过自对准双扩散工艺制成，利用同一多晶硅栅进行P(P型基区)、P(P 源区)两次自对准扩散，并利用两次扩散的横向扩散差形成沟道，沟道是横向的。
图2 垂直型VDMOSFET结构示意图
垂直型VDMOSFET的特点
高输入阻抗和低驱动功率
VDMOS 管是电压控制型器件，其输入阻抗通常在10^11Ω以上。一般来说，驱动电流在100nA 量级，可控制几安到几十安的电流输出，直流电流增益达 10^8~10^9，功率消耗极小。VDMOS 栅极可直接与 CMOS、TTL 集成电路和其他高阻器件连接，具有良好的工艺兼容性，使驱动电路的设计大大简化。
开关速度快
VDMOS 管的开关速度比双极型晶体管快得多，由于其为多子器件，没有尾电流，开关损耗小，不需要存储时间，其开关时间一般为 1~10ns 量级，而双极晶体管在 1μs 量级。VDMOS 不仅可以作为开关电源的重要部件，也可广泛应用于通讯、微波炉等高频领域。
更宽的安全工作区域
VDMOS 具有电流负温度系数，没有二次击穿现象。对比双极型功率器件，因为其少子注入密度随结温升高而增加，即电流增大，可能造成电流集中而热击穿器件。相反 VDMOS 作为多子器件，其通态电阻随着温度升高而增大，没有由热电正反馈而引起的二次击穿，很难引起由于局部电流突然增大，过热发生的击穿，使得安全工作区增大。这也是 VDMOS 允许元胞之间并联和器件之间并联的原因。
准饱和效应
由于 VDMOS 具有的特殊的垂直导电通道结构，将出现有别于一般 MOSFET的准饱和现象，所谓的准饱和效应指 VDMOS 的输出电流达到一定限度以后，漏源电流随着栅压升高几乎不变，随着漏压升高不饱和的现象。准饱和现象限制了VDMOS 的最大输出电流。研究指出，准饱和现象是载流子在外延层达到速度饱和所造成的，输出电流的最大值与体区 P 阱之间距离成正比。
VDMOS 虽然克服了 VVMOS 的缺点，使器件的耐压水平、可靠性和制造工艺都前进一步，但其导通电阻仍然比较高。要降低该器件的导通电阻，就要减小N-漂移区的厚度和电阻率，但这样做又会使器件的耐压降低，导通电阻与耐压之间的矛盾成为功率 MOS 器件进一步发展的主要矛盾。
垂直型VUMOSFET
对于普通VDMOS结构而言，现代技术进步已经达到了缩小VDMOS元胞尺寸而无法降低导通电阻的程度，主要原因是由于JFET颈区电阻的限制，即使采用更小的光刻尺寸，单位面积导通电阻也难以降到2mΩ٠cm^2，沟槽结构可以有效解决这个问题。
图3 垂直型VUMOSFET结构示意图
U型沟槽结构如图3所示，首先在N–外延层上扩散形成P基区，然后通过等离子体刻蚀技术形成沟槽(沟槽深度须超过P基区深度)，在沟槽壁上生长一薄氧化层(栅氧)，再用多晶硅填充沟槽，利用多晶硅作为阻挡一边形成N 源区，多晶硅引出作为栅极，最下面的N 仍旧是漏区。在栅极加上一定正电压后，沟槽壁侧的P基区反型形成沟道，因此导电沟道是平行于沟槽，即垂直沟道。它采用了在存储器存储电容制备工艺中发明的沟槽刻蚀技术，使导电沟道从横向变为纵向，相比普通结构消除了JFET颈电阻。因此大大增加了原胞密度，提高了功率半导体的电流处理能力。
