扫码关注
汪鹏
未解决
Allegro等长设计问题
请问allegro中走线等长设计，是看下面那个参数？ 查看回答
66 0 0
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
提问了一个关于的Cadence Allegro问题
· 2025-10-25 15:46
提问了一个关于的嘉立创EDA问题
· 2025-10-05 20:38
未解决
RGB888显示屏PCB走线要求
请问，7吋RGB888显示屏（分辨率800*480，像素时钟频率33MHz)在和MCU （STM32F429IGT6）连接时，对显示屏的数据线和时钟线 PCB 设计有什么要求？谢谢。 查看回答
110 0 0
提问了一个关于的Cadence Allegro问题
· 2025-09-29 15:12
提问了一个关于的Cadence Allegro问题
· 2025-09-22 15:24
提问了一个关于的Altium/Protel问题
· 2025-08-13 11:20
提问了一个关于的Altium/Protel问题
· 2025-07-31 16:39
提问了一个关于的Altium/Protel问题
· 2025-07-25 16:44
提问了一个关于的Altium/Protel问题
· 2025-07-18 09:45
提问了一个关于的Cadence Allegro问题
· 2025-06-25 20:00
用skill输出的Gerber文件，大小一样都是27kb，用工具查看光绘文件，所有层图像都和top图像一样，文件无法使用，求助怎么解决！ 查看回答
276 1 0
