扫码关注
谭老师
如图，看着线全部都连上了，但还是有0.05的未布线长度，怎么消除？设置哪里？ 查看回答
54 0 0
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
提问了一个关于的Mentor PADS问题
· 2026-08-30 11:48
提问了一个关于的PCB技术问题
· 2026-07-22 19:06
提问了一个关于的Cadence Allegro问题
· 2026-07-21 10:35
cadence17.4版本，PCB和原理图交互的时候，ORCAD capture 周期性的卡顿、卡死问题，具体表现为：布局、布线的时候每次在PCB中旋转对象，原理图便来回跳转，多次交互则卡顿，再多几次则卡死，关联对象只选了“part”也没用 查看回答
246 1 1
提问了一个关于的Altium/Protel问题
· 2026-06-12 10:07
未解决
AD 20 BOM 输出缺失
AD20版本，在PCB输出BOM的时候，有器件漏掉的吗？就是本来PCB里面，是可以看到L1 C8的，但是输出的BOM就是没有，但是AD16就有，然后我在AD20的界面下，直接复制一个L1出来，位号变成是L4，这时候输出BOM的时候，就看到了 查看回答
349 0 0
提问了一个关于的硬件原理问题
· 2026-06-09 10:01
提问了一个关于的Cadence Allegro问题
· 2026-05-10 09:41
Cadence Allegro SPB OrCAD 16.6 没有capture cis的功能，打了最新补丁也没有。 查看回答
462 0 0
提问了一个关于的Altium/Protel问题
· 2026-05-09 14:39
提问了一个关于的Altium/Protel问题
· 2026-05-09 14:37
提问了一个关于的Mentor PADS问题
· 2026-04-26 22:45
PADS 9.5导出CAM文件时，打开CAM350检查geobeo文件时，出现H开头的位号丝印没有导出，但是PCB文件里是有这个位号的，这是为什么？ 查看回答
502 0 0
热门直播
更多>>
热门推荐
更多>>热门面试题
更多>>
FPGA配置与SPI Flash烧录怎么理解？bitstream与加载流程怎么做？FPGA面试
2026-09-10 21:42:01
Linux下select/poll/epoll与IO多路复用怎么理解？嵌入式Linux面试
2026-09-10 21:41:36
Flyback反激电源怎么设计？变压器与反馈环路怎么做？电源工程师面试
2026-09-10 21:41:14
射频收发机架构怎么理解？超外差与零中频接收机怎么选？射频工程师面试
2026-09-10 21:40:58
无线模块（Wi-Fi/BLE）的EMC设计怎么做？模块布局与天线净空怎么处理？EMC工程师面试
2026-09-10 21:40:39
