答：上拉、下拉电阻的作用有如下几种：提高电压准位：当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V)， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值；OC门电路必须加上拉电阻，以提高输出的搞电平值；加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻；N/A pin防静电、防干扰：在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗， 提供泄荷通路。同时管脚悬空就比较容易接受外界的电磁干

答：端接,Butt Joint，是指消除信号反射的一种方式。在高速PCB设计中,信号的反射将给PCB的设计质量带来很大的负面影响,采用端接电阻来达到线路的阻抗匹配，是减轻反射信号影响的一种有效可行的方式。端接，分为一下两类：Ø 源端端接，接在信号源端或信号发送端的端接，一般与信号走线串接；Ø 终端端接，接在信号终端或信号接收端的端接，一般与信号走线并接。源端端接的优点是接供较慢的上升时间，减少反射量，产生更小的EMI，从而降低过冲，增加信号的传输质量。我们在PCB设计中处理源

答：特性阻抗：又称“特征阻抗”，它不是直流电阻，属于长线传输中的概念。在高频范围内，信号传输过程中，信号沿到达的地方，信号线和参考平面（电源或地平面）间由于电场的建立，会产生一个瞬间电流，如果传输线是各向同性的，那么只要信号在传输，就始终存在一个电流I，而如果信号的输出电平为V，在信号传输过程中，传输线就会等效成一个电阻，大小为V/I，把这个等效的电阻称为传输线的特性阻抗Z。信号在传输的过程中，如果传输路径上的特性阻抗发生变化，信号就会在阻抗不连续的结点产生反射。影响特性阻抗的因素有：介电常数、

在三相四线制供电网络中，电流通过线路导线时，因存在阻抗必将产生电能损耗，其损耗与通过电流的平方成正比。当低压电网以三相四线制供电时，由于有单相负载存在，造成三相负载不平衡在所难免。

如何实现一个低阻抗的电源分配系统-与传输线特性一样，电源噪声波动在传到电源地平面的边缘时，同样将发生反射的现象，反射回来的噪声可能会在平面内部发生谐振。

电源电路为什么需要磁珠？如何计算磁珠的取值-现有一个3.3V 300mA的输入电源，并且在100MHz时的纹波电压为300mVpp；要求经过磁珠后，电压不得小于3.0V；负载输入纹波最大为50mVpp，负载阻抗为120Ω。

有时候为了为了增大内层的敷铜面积，特别是BGA区域，尤其在高速串行总线日益广泛的今天，无论是PCIE,SATA串行总线，还是GTX,XAUI,SRIO等串行总线，都需要考虑走线的阻抗连续性及损耗控制，而对于阻抗控制，主要是通过减少走线及过孔中的STUB效应对内层过孔进行削盘处理。

​​物理规则包括设置线宽和指定过孔库等的属性规则，在设置规则之前，需要把层叠等参数设置好。默认的为default规则。Default规则是指铺铜的单线50Ω阻抗的信号线规则

​做PCB设计过程中，在走线之前，一般我们会对自己要进行设计的项目进行叠层，根据厚度、基材、层数等信息进行计算阻抗

磁珠的外形与电感相似，其主要功能是吸收电源、信号上的噪声等干扰。请注意到“吸收”俩个字。电容本身就可以起到滤波作用，电感和电容配合也能起到滤波作用，但这种滤波，并没有真正的将噪声消除。例如，电容的滤波其原理是在高频时建立一条通往地平面的低阻抗通道，以便将噪声泄放到地平面。而电感和电容配合的滤波，其原理是构建成一个低通滤波器，是让频段比较低的信号顺利而衰减的通过，而阻断频段比较高的噪声，低通滤波器对高频噪声而言，近似一个极大的电阻。高频段噪声遇到这个极大的电阻，只能是被反射回去，基于该原理，应用低