找到 “全能21期” 相关内容 条
  • 全部
  • 默认排序

机壳地与电路地之间至少满足2MM间距:GND铜皮跟GND焊盘并未连接:需要设置铜皮属性之后再去重新灌铜:跨接器件两边的地可以多放置地过孔:晶振底部不要走线:TX RX直接用GND走线隔开:信号线不要从电阻电容内部走线,更改下路径:以上评审报

AD全能21期-往事如烟AD-第三次作业-千兆网口的pcb设计

USB3.0:铺铜不要出现直角以及尖角,需要钝角,都修改下:差分没有耦合走线,重新走线:差分打孔不符合规范,重新扇孔下:走线没连接的删除掉:差分都没有注意耦合走线,都要检查修改:都没有耦合不符合规范。差分对内等长误差为5MIL:自己修改以上

AD-全能21期-PMU模块 USB2.0 USB3.0练习

注意铜皮不要直角,都要钝角:电感内部除了焊盘其他的空间挖掉:反馈信号8-12MIL就可以了:其他的没什么问题。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://ite

AD-全能21期-AD-华 第一次作业 DCDC电源模块

下面这一组数据线尽量还可以稍微紧凑点:等长可以咬合等长,比较节省空间并且也比较美观:平面分割的分割带建议宽度20MIL:其他的没什么问题,等长尽量可以紧凑并且美观点。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训

AD-全能21期-啊哈-1片SDRAM存储器PCB第一次作业

SATA:可以直接把差分规则里面的耦合度设置大一点就不会报错了:此处差分直接走顶层不用扇孔了:MIPI:注意差分组跟组等长误差为10MIL:此对差分对内等长误差是5MIL:以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PC

AD-全能21期-刘林-第七次作业-AUDIO,MIPI,RF,SATA,VGA模块

电感底部不能放置器件,建议吧电阻电容放到IC底部去,重新布局下:铺铜尽量不要直角以及尖角:类似情况的都自己修改下。电感内部要挖干净:扇孔要对齐等间距:板上这种死铜去除掉:铜皮都仔细认真绘制,把焊盘包裹上,不要很随意:焊盘扇出主意拉直出去,跟

AD-全能21期-往事如烟AD-第六次作业-PMU模块的pcb设计

电源主干道的器件注意整体中心对齐:此处输入电源主干道器件完全没有中心对齐放置:铺铜不要直角,尽量都钝角,优化下,类型情况的都自己检查修改下,不一一截图出来:电感当前层内部需要挖空处理:反馈信号没有连接上,连接到最后输出电源处:铜皮没有赋予网

AD-全能21期-杨文越-第一次作业 DCDC模块PCB设计-20期成员

电感底部不要放置器件:可以吧电阻电容放置到中间IC的底部。电感内部也需要挖空处理:DCDC电源主干道建议铺铜处理满足其载流大小:LDO 电路部门扇孔注意过孔对齐:走线不要直角:LDO电源信号尽量拉出焊盘就加粗,不要拉出很多之后再去加粗:以

PADS-全能21期-买一片空明 pdas 第四次作业——pum电源模块设计

注意走线不要直角:这里可以直接GND焊盘扇孔出来连接即可。这里的铜皮跟焊盘没连接是因为铜皮属性没有设置,不需要再放置填充了:铜皮属性设置第二项然后重新灌下此块铜皮就跟同网络的焊盘连接了。此处电源跟地的过孔数量要对应上:其他的没什么问题。以上

AD-全能21期-ZC-AD-第四次作业

注意电源输出部分的器件整体按照中心对齐放置:器件布局注意整体的中心对齐性,调整下:此处焊盘扇孔走到其他焊盘上了:此处地直接铺铜连接上,同网络的焊盘不能直接从中间拉出连接:信号走线宽度不要随意改变:焊盘出线注意不能直接从中心拉出,要从焊盘左右

PADS-全能21期-康斯坦丁-第一次作业-dc模块的pcb设计