扫码关注
- 全部
- 默认排序
PCB版图，根据原理图画成的实际元件摆放和连线图，供制作实际电路板用,可在程控机上直接做出板来。当制作实际的电路板之前，必须根据原理图绘制出PCB版图，然后用PCB版图进行生产、安装上器件，才可以得到实际的电路板，也就是我们通常所说的PCB。通过图1-1绘制好的原理图，导入到PCB中，绘制出图1-2所示的PCB版图（cadence allegro），我们实际的电路板，也就是这个效果。
答：一个完整的PCB封装是由许多不同元素组合而成的,不同的器件所需的组成元素也不同。一般来说，封装组成元素包含：沉板开孔尺寸、尺寸标注、倒角尺寸、焊盘、阻焊、孔径、热风焊盘、反焊盘、管脚编号（Pin Number）、管脚间距、管脚跨距、丝印线、装配线、禁止布线区、禁止布孔区、位号字符、装配字符、1脚标识、安装标识、占地面积、器件高度。在cadence Allegro软件中，以下元素是必须要有的：焊盘（包括阻焊、孔径等内容）、丝印线、装配线、位号字符、1脚标识、安装标识、占地面积、器件最大高度、极
答：orcad系统自带的原理图库的路径是（16.6版本）C:\cadence\SPB_16.6\tools\capture\library，在路径下，后缀为olb的文件就是，每一个库所包含的器件如下：AMPLIFIER.OLB 共182个零件，存放模拟放大器IC，如CA3280，TL027C，EL4093；ARITHMETIC.OLB 共182个零件，存放逻辑运算IC，如TC4032B，74LS85等；ATOD.OLB 共618个零件，存放A/D转换IC，如A
答：不同页面的连接符有两种，一种是off-page，一种是Port。这两种不同页面的连接符一般是不用自己做的。直接调用系统的连接符即可。系统自带的连接符的库为CAPSYM.OLB，路径为：C:\cadence\SPB_16.6\tools\capture\library（软件安装在C盘）。Off-page系统里面有两个，一个向左连接的，一个是向右连接的；Port接口系统自带一共有四种类型，如图2-38所示，用法都是一致。Off-page一般用于平坦式原理图，而Port接口一般用于层次原理图上。系
答:orcad产生cadence Allegro的网表的操作步骤如下；第一步，选择原理图根目录，执行菜单Tools→Creat Netlist，或者是点击菜单栏上的图标，调出产生网表的界面，如图3-68所示； 图3-68 产生网表示意图第二步，弹出的Creat Netlist界面中，选择的是PCB Editor,产生Allegro的第一方网表，如图3-69所示； 图3-69 Allegro第一方网表参数设置示意图第三步，输入Allegro第一方网表需要注意下面几个
答：orcad与cadence Allegro的交互式操作需要满足以下两个要求才可以实现：Orcad输出的是Allegro的第一方的网表，Allegro导入的是第一方网表，输出的具体方法见第3.35问；Orcad软件需要勾选以下选项，才可以实现交互式的操作，执行Options→Preference选项，选择Miscellaneous选项，如图3-71所示，在Intertoos Communication选项中，勾上下面的选项，才可以进行交互式操作； 图3-71 交互式操作示
答：orcad产生cadence Allegro的网表的操作步骤如下；第一步，选择原理图根目录，执行菜单Tools→Creat Netlist，或者是点击菜单栏上的图标，调出产生网表的界面，如图3-74所示； 图3-74 输出网表示意图第二步，弹出的输出网表界面中选择Other选项，来输出第三方网表，如图3-75所示，在Formatters栏中选择orTelesis.dll选项，上面的Part Value栏需要用PCB Footprint来代替，不然会产生错误；
答：在电子设计中， 电路图的修改是非常频繁的，改动的多了，有时候会出现要改回去的情况，所以有时就会需要对两份原理图进行差分化的对比，操作步骤如下：第一步，首先，我们对一份原理图进行修改，修改一点点内容，做为测试之用，如图3-123与图3-124所示，方便后期查找； 图3-123 修改后的原理图示意 图3-124 修改前的原理图示意第二步，我们打开其中的任意一份原理图，选中原理图的根目录，然后执行菜单命令Accessories-cadence TcL/Tk Utilities命
答：我们在使用Allegro软件的时候，绘制PCB文件，在我们使用熟悉之后呢，我们都会增加快捷键的使用，这样可以大大提供我们的效率，我们可以看下，系统默认的快捷键是哪些呢？如图5-1所示
