扫码关注
INTERVIEW PLAYBOOK / 09 · PCB仿真
“电源上放了很多去耦电容，为什么高速芯片供电噪声反而在某个频率上变大？”这是一道典型PI仿真面试题。
30秒回答
PDN目标阻抗可用允许电源扰动ΔV与相关瞬态电流变化ΔI的比值ΔV/ΔI作初步预算，但真实目标应结合频谱、瞬态电流、VRM、电容和封装/PCB结构。不同电容及其ESL/ESR与板平面电感组合后，可能在某些频率产生反谐振峰，导致阻抗升高；并联电容越多不一定全频段都更好。
面试官继续追问：从原理到工程验证
01目标阻抗先回答什么？
假设允许的动态电源偏差是50 mV，相关负载阶跃电流为5 A，则简单预算Ztarget≈10 mΩ。这个数值只是全链路的初步近似，真实电源网络的电压容差分配和电流频谱可能远比一个阶跃复杂，不能把10 mΩ当成任意频率下的万能限值。
02为什么去耦电容会出现自谐振和反谐振？
实际电容不是理想C，具有ESR和ESL：低频段容抗占主导，高频段电感效应逐渐显著。不同容量、封装和安装电感的电容并联时，局部谐振与反谐振可能形成阻抗峰；PCB平面、过孔和封装寄生也参与形成频率响应。
03仿真模型需要输入哪些实际参数？
核对电源/地层的铜厚、间距、介质参数、去耦位置、过孔数量、器件S参数或等效RLC，以及VRM输出阻抗和封装模型。报告应指出关注哪个电源轨、哪个观察点及频率范围，不能只贴一条没有端口定义的曲线。
04发现阻抗峰后如何修改？
可根据峰值所在频率调整电容组合、分布、布局及等效损耗；有时选择合适ESR的器件可以降低高Q峰。之后重新跑Z(f)并做时域负载阶跃验证，结合样机测量确认电源纹波和瞬态是否满足芯片需求。
常见失分点
只按“每颗芯片一个0.1μF”的经验就认定PDN设计完成。
把仿真器默认电容模型与理想电源端口当成实际生产数据。
面试官可能再问一句
如果频域PDN阻抗看上去合格，芯片上电瞬态仍有下陷，你会检查哪些遗漏的模型与时域条件？
相关高频问答
目标阻抗越低越好吗？
并非无成本越低越好，应根据电压容差、激励频谱和系统成本制定合理指标。
为什么大电容不一定能解决高频问题？
高频效果受ESL、安装回路和电容自谐振影响，单纯加大容量可能并不有效。
