如果将10MHz的梯形波信号的上升时间 Tr 从1ns降到5ns,那么频率320MHz以上谐波的最大振幅可降低多少?

浏览量:1881
时间: 2024-03-20 14:27:07
如果将10MHz的梯形波信号的上升时间 Tr 从1ns降到5ns,那么频率320MHz以上谐波的最大振幅可降低多少?

a. 0 dB
b. 5 dB
c. 7 dB
d. 14 dB

image.png

答:最佳答案是“d”。

梯形波谐波在1/πτ后,以20dB/十倍频程的速率下降,直到达到转换时间截止频率1/πtr. 对于1ns的转换时间,截止频率为318MHz。对于5ns转换时间,截止频率为64MHz。已知高于两个波形截止频率的最大值(此处对应318MHz),对应的谐波幅度为二者转换时间的比值。此例中,这是 Tr比值为5,换算成对数形式 20log5 = 14 dB。
默认情况下,大多数数字信号源将在不到1ns的时间内转换。控制这些信号的转换时间以减少高次谐波中的幅度通常很重要,同时最大限度地减少与太快的跃迁产生的串扰和辐射发射问题。
请注意,高于截止频率的每个谐波的幅度不会恰好下降14dB,它是包络(最大振幅)下降14dB。转换时间的变化会改变零点在谐波中的位置,这将增加一些高次谐波的振幅并降低其他高次谐波的振幅,但是所有谐波的振幅都等于或低于包络。

image.png

声明:本网站所收集的部分公开资料来源于互联网,转载的目的在于传递更多信息及用于网络分享,并不代表本站赞同其观点和对其真实性负责,也不构成任何其他建议。仅供学习交流使用,不构成商业目的。版权归原作者所有,如果您发现网站上有侵犯您的知识产权的作品,请与我们取得联系,我们会及时删除。侵权投诉
相关推荐HOT
EMC工程师面试常常会提到的一些面试问题

1、为什么要对产品做电磁兼容设计?答:满足产品功能要求、减少调试时间,使产品满足电磁兼容标准的要求,使产品不会对系统中的其它设备产生电磁干扰。2、对产品做电磁兼... 详情>>

2023-11-27 11:41:34
试说明嵌入式操作系统与通用的计算机系统的区别?

1.面向特定应用,一般都有实时要求2.集先进的计算机技术、半导体工艺、电子技术和通信网络技术于一体的并且在不断创新的知识 集成系统。3.嵌入式系统是和具体应用对... 详情>>

2024-03-27 11:18:54
16VFS指的是什么?它在Linux内核中的主要作用是什么?

Virtual File System虚拟文件系统,也称为虚拟文件系统开关(Virtual Filesystem Switch).,Linux档案系统对外的接... 详情>>

2024-03-27 15:19:26
什么是PLL(锁相环)?

简单来说,输入时钟的存在是作为“参考源”。锁相环不是为了单纯产⽣同频同相信号,⽽是⼀般集成进某种“频 率综合电路”,产⽣⼀个不同频,但锁相的信号。 有点绕,打个... 详情>>

2023-11-21 11:33:05
高速PCB设计为何需要控制阻抗匹配?

一、阻抗匹配的定义正确调整信号源的输出阻抗和负载阻抗,调整负载功率,抑制信号反射。其目的是确保信号或能量能够有效地从信号源传输到负载。二、做阻抗匹配的原因在低速... 详情>>

2023-09-10 21:06:10