扫码关注
高速收发器面试最忌讳把GTX/GTH说成“一个高速串口IP”。面试官真正想知道你是否理解串并转换、PLL/CDR、预加重、接收均衡、参考时钟以及板级链路之间的关系。
面试先抓这几个点：
TX侧包含并串转换、编码相关逻辑、驱动与预加重；RX侧重点是CDR、均衡和串并转换。
参考时钟质量和抖动会直接影响高速链路裕量，不能只关注逻辑时钟。
预加重或去加重和接收端CTLE/DFE的目的，是补偿通道高频损耗和码间干扰。
调试时要把FPGA参数、PCB通道、连接器或SFP、误码率和眼图统一看。
面试官真正想听什么
这类问题通常不是考一句标准答案，而是看你能不能把原理、工程约束、验证方法和风险连成一条完整链路。回答时建议先讲判断条件，再讲设计动作，最后补上如何验证。
回答时可以按这几个方面组织
一个更像工程师的参考回答
我讲GTX/GTH会从一条完整高速链路开始：并行数据进入TX后完成串行化和驱动，通过板级差分通道、连接器或SFP模块到达RX。通道高频损耗会让边沿变慢并产生ISI，因此TX端可能需要预加重，RX端需要均衡。接收端CDR从数据里恢复时钟，所以参考时钟质量、通道抖动和CDR锁定状态都很关键。调试时我通常先做内部或近端回环区分逻辑和物理通道，再用PRBS、误码率、眼图或厂商IBERT类工具逐层定位。
面试官可能继续追问
CDR为什么能从数据里恢复时钟？
预加重开得越大越好吗？
内部回环正常但外部链路误码，优先看什么？
参考时钟抖动为什么会影响串行误码率？
容易失分的回答
只会配置Wizard，不知道各参数在链路里解决什么问题。
把逻辑功能正确等同于高速物理层一定正确。
链路误码时只改FPGA参数，不检查PCB、连接器和模块。
面试前可以这样准备
能画出TX→通道→RX完整高速链路。
复习CDR、预加重、CTLE、DFE、BER五个关键词。
准备一个回环测试如何逐层隔离问题的案例。
核心关键词：GTX、GTH、高速收发器、CDR、均衡、PRBS、FPGA面试
