扫码关注
适合岗位：硬件工程师、嵌入式工程师 ｜ 经验：0-5年 ｜ 难度：中级
本文概述
USB 2.0接口看似简单，面试常考的是差分阻抗、上下拉电阻、ESD防护和VBUS电源这几个必须落地的点。
回答建议分层：信号完整性（90Ω差分阻抗、等长、参考平面）、器件选型（ESD、共模电感、上拉下拉）、电源（VBUS滤波与限流）、布局细节。
关键认识：所有阻抗与电阻数值都要对应USB 2.0的电气规范和接口角色（Host/Device/OTG），不能脱离场景给固定结论。
核心要点速览
D+/D-按90Ω±10%差分阻抗布线，线对内部等长、远离其他信号，下方有完整参考平面。
设备端D+或D-上拉1.5kΩ用于速度检测，主机端各15kΩ下拉，具体引脚取决于低速/全速/高速设备。
靠近连接器放置ESD防护器件，优先使用低钳位电压的专用USB TVS阵列，并保证泄放路径短。
VBUS做滤波电容与过流保护，屏蔽层与地处理影响EMI，接口区布局要按信号流向安排。
面试题
面试官考察你对USB物理层电气规范的掌握程度，常从差分阻抗、速度检测电阻、ESD和布局四个角度连续追问。
面试官考察点
电气规范掌握：是否知道USB 2.0高速信号差分阻抗90Ω，以及低速/全速与高速在电气参数上的差异。
器件选型能力：能否说清ESD防护器件选型要点、上下拉电阻的作用与取值依据。
布局布线意识：是否理解差分对等长、参考平面、接口分区对信号与EMI的影响。
电源设计：能否处理VBUS滤波、限流与热插拔相关考虑。
回答思路
第一步：明确接口角色。先确认设计是Host、Device还是OTG，因为速度检测的上下拉电阻位置由角色决定。
第二步：信号完整性设计。D+/D-按90Ω±10%差分阻抗布线，线对内等长并保持耦合，下方参考平面完整，避免跨分割。
第三步：ESD与EMI防护。靠近连接器放置专用USB TVS阵列（如低钳位、低容值型号），必要时加共模电感，注意器件顺序。
第四步：电源与布局。VBUS加滤波电容与限流/过流保护，接口区按信号流向布局，屏蔽层接地处理要合理。
参考回答
“USB 2.0接口设计我会从四个层面回答。第一，电气规范：高速模式D+/D-差分阻抗按90Ω±10%控制，布线时线对紧密耦合、内部等长，下方要有完整的参考平面，换层处加回流过孔，避免跨分割造成阻抗突变。第二，速度检测电阻：设备端在D+（全速）或D-（低速）上拉1.5kΩ，主机端在D+和D-各下拉15kΩ，具体取值要按USB规范和接口角色确定，不能套用无前提的固定值。第三，防护：靠近连接器放ESD防护器件，优先选低钳位、低寄生电容的USB专用TVS阵列，泄放路径要短，必要时串联共模电感抑制EMI，器件顺序一般是先ESD再共模电感。第四，电源与布局：VBUS加若干滤波电容，根据最大负载电流决定是否加限流或电子开关做保护；接口区布局按信号流向，屏蔽地单独处理，避免与数字地互相污染。”
