扫码关注
在DCDC电源电路中，PCB的布局对电路功能的实现和良好的各项指标来说都十分重要。今天我们以Buck电路为例，分析如何进行合理PCB layout布局以及设计中的注意事项。
一、功率回路
如图1(a)和1(b) 展示的分别是上管开通和关断时的电流回路，即我们通常说的功率回路部分。这部分电路负责给用户负载供电，承受的功率较大。电路中的上下管一般使用MOS管，由芯片内部产生的PWM信号来控制他们进行高速的开断。而后半部分电路中的电感和电容组成了一个LC滤波电路，故不会存在一个较高的电流变化趋势。
图1(c)
结合上管和下管，即Q1、Q2的电流波形（图1(c)），不难发现，只有在两个开关管的部分会出现高电流转换速率。由于PWM信号处电压的快速变化，SW点会产生较强的噪声。所以我们在PCB布线时需要特别注意，尽可能减小这一快速变化环节的面积来减少对其他部分的干扰。可喜的是，随着集成工艺的进步，目前大部分电源芯片都将上下管集成到了芯片的内部，只有较少数的应用需要外置MOS或是二极管。
二、功率回路的PCB布局
对于一个常见的Buck芯片，其电感充电功率回路中包含输入电容，集成在芯片内部的上管MOSFET，功率电感以及输出电容等器件。而电感放电功率回路中则包含功率电感、输出电容和集成在芯片内部的下管MOSFET等。
图2(a) 电感充电功率回路
图2(b) 电感放电功率回路
在进行PCB布线时，这两个功率回路走线要尽可能的短粗，在保证通流能力的情况下保持较小的环路面积，这样可以减少对外辐射的噪声。
输入电容：需就近放在芯片的输入Vin和功率地PGND，来减少寄生电感的存在。因为输入电流不连续，寄生电感引起的噪声可能会超过芯片的耐压以及对逻辑单元造成不良影响。VIN管脚旁边至少要有1个去耦电容，距离最好小于40mil，用来滤除来自电源输入端的交流噪声和来自芯片内部（倒灌）的电源噪声，同时也会起到储能作用。
SW点：是开关节点，为噪声源，所以应在保证电流的同时保持尽量小的面积，远离易受干扰的信号走线。另外需要注意的是，对于大电流应用的Buck电路，尽量不要在SW处打过孔，避免把噪声带到其他层去。
输出电容：与输入电容相似，输出电容需要就近放在电感的输出VOUT和功率地PGND，PGND与输出电容最短连接并铺整铜，以保证功率回路最小。
铺铜面积与过孔数量：这两者会影响到PCB的通流和散热能力。一般需要在VIN，Vout和GND处多打过孔，这两处的铺铜也应最大化来达到减小寄生阻抗的目的，SW处的铺铜也不能过小，以免出现限流的情况，导致工作异常。由于PCB的载流能力与PCB板材、板厚、导线宽厚度以及温升相关，较为复杂，可以通过具体设计规范来进行准确的查找和计算。
三、逻辑电路的PCB布局
在Buck电路中，一般需要注意以下几个逻辑环节：自举电容、反馈电路、VCC和单点接地。
自举电容：中高压Buck芯片内部集成的上管一般都为NMOS，故需要BST自举电路。在电感放电期间，通过对自举电容进行充电，在BST管脚处就会产生一个高于SW的电压，在电感充电期间驱动上管。故BST与SW一样，也是一个电压高速跳变的点，会辐射出较强的噪音。自举电容也要放置在尽可能靠近BST和SW的位置，避免对其他信号的影响，布线时宽度一般在20mil即可。
反馈电路：一般包括FB上下分压电阻和前馈电容。由于FB点的电压很低，普遍在0.6-0.8V左右，极易与噪声或纹波混淆，是芯片最敏感，最容易受干扰的部分，也是引起系统不稳定的常见原因。所以在布线时，上下分压电阻和前馈电容都尽量靠近芯片摆放来减少噪声的耦合，FB电阻连接到FB管脚的走线要尽可能地短来减小寄生电感以及阻抗。同时，需要注意FB连接到Vo的走线可以通过过孔设置在其他层，但也要尽可能远离噪声源，如SW、BST、电感等。
VCC电容：VCC为芯片逻辑电路供电，是芯片内部LDO的输出。VCC电容应就近放置在芯片的VCC管脚和GND管脚之间，起到稳压的作用。并且电容与芯片尽量在一层，不打过孔。
单点接地：输出电流较大的芯片，他们的地一般会被区分为PGND和AGND，PGND就是功率地，AGND就是我们一般所指的信号地，与FB、EN、VCC等芯片逻辑部分相关。为了避免整块的功率地影响到较为敏感的信号地，建议将AGND和PGND单点连接，通过一个0ohm电阻连接也可以。
这是因为尽管PGND的大块铺铜可以起到吸收输入端电源噪音的作用，但是在输出电流较大的情况下，其辐射出的噪音依旧会对敏感的逻辑电路造成影响。单点连接的布线方式可以为我们的逻辑电路提供一个相对“干净”的地。
以上，就是我们在画Buck电路PCB时需要着重注意的地方。当画PCB无从下手时，也可以先打开芯片的规格书，查看demo板的PCB layout或是相关的指导。
四、PCB“健康体检表”
最后，为了方便大家了解自己画的PCB是否合理，可以参考以下PCB“健康体检表”做一个自评：
| 设计建议 | 比重(%) | 自评打分 | 备注 | |
器件位置摆放 | 输入电容靠近芯片放置，去耦电容需要放置在VIN与功率PGND管脚旁边6mil （允许元器件最小间距），最好不要超过40mil。与芯片放置在同一层。 | 20 | ||
| 电感靠近SW管脚放置。与芯片放置在同一层。 | 15 | 使用电源模块，可忽略此条 | ||
| 输出电容两端需靠近电感Vout端和功率PGND放置。与芯片放置在同一层。 | 15 | |||
| 续流二极管需要靠近电感SW与功率PGND放置。与芯片放置在同一层。 | 5 | 使用同步电源芯片，可忽略此条 | ||
| VCC电容需靠近芯片VCC管脚放置。与芯片放置在同一层。 | 3 | |||
| FB电阻需靠近FB管脚放置，走线尽量短。与芯片放置在同一层。远离噪声源。 | 3 | |||
| BST RC需靠近SW和BST管脚放置。与芯片放置在同一层。 | 3 | |||
| COMP RC靠近管脚放置。 | 3 | 若无此管脚，可忽略此条 | ||
| 大功率网络铺铜 | VIN 铺铜 | 3 | ||
| SW铺铜在足够通流情况下越短越好。 | 4 | |||
| Vout铺铜 | 3 | |||
| GND铺铜 | 4 | 在最后进行整体铺铜较为便捷 | ||
| VIA过孔 | GND网络过孔数量≥(Iin Iout)/200mA | 4 | ||
VIN网络过孔数量≥Iin/200mA | 3 | |||
Vout网络过孔数量≥Iout/200mA | 3 | |||
| 过孔尽量不打在芯片管脚或器件焊盘上 | 1 | |||
| 其他弱电信号 | EN 电阻尽量靠近芯片摆放，可放置在不同层。 | 1 | ||
| SS RC尽量靠近芯片管脚摆放。 | 1 | |||
| PG | 1 | |||
| 其他（CS，mode等） | 1 | 参考相应规格书 | ||
| 走线 | 走线以及铺铜都用45°或者圆弧角。 | 2 | ||
| 电感下方不走线。 | 1 | |||
| 采样信号平行走线。 | 1 | 若无此功能，可忽略此条 |
