0
收藏
微博
微信
复制链接

EDA信号完整性仿真的具体流程及重要原因

2022-11-28 11:09
952
系统级信号完整性(SI)仿真是高速PCB设计的重要概念,其存在间接联系着高速PCB电路设计的正常运行,但有很多小白不清楚,甚至错将系统级SI仿真和普通的SI混为一谈,这是错误的思维误区,我们要尽量避免。

一般来说,现在的EDA信号完整性根据主要包括布线前/布线后SI分析工具和系统级SI根据等。使用布线前SI分析工具可根据设计对信号完整性与时序的要求在布线前帮助设计者选择元器件、调整元器件布局、规划系统时钟网络和确定关键先网的短接策略。

1.png

SI分析与仿真工具不仅对一块PCB板的信号流进行分析,而且可以对同一系统内其他组成部分如背板、连接器、电缆及其接口进行分析,这就是系统级的SI分析工具。针对系统级评价的SI分析工具可对多半、连接器、电缆及其接口进行分析,这就是系统级的SI分析工具。针对系统级评价的SI分析工具可对多半、连接器、电缆等系统组成元件进行分析,并可通过设计建议来帮助设计者消除潜在的SI问题,他们一般都包括IBIs模型接口、二维传输线与串扰仿真、电路仿真、SI分析结果的图形显示器等功能,这类根据可在设计包含的多种领域如电气、EMC、机械电子等方面综合考虑这些因素对SI的影响及这些因素之间的相互影响,从而进行真正的系统级分析与验证。

对已经设计完成的系统的PCB进行后仿真发现信号完整性问题常常是非常被动的事,即使后仿真找到了问题所在,解决这些SI问题往往要从头再来,这样- -来,既增加了设计成本,也发挥不了EDA设计工具对设计的指导作用,通过前仿真来决定系统的设计方案,可以有效的解决困扰我们的高速设计中的SI问题,将后续PCB设计的风险降到最低,这就是PCB SI和SigXplor工具需要完成的任务。Cadence 公司的PCB SI和SigXplor设计工具可以仿真实际物理设计中的各种参数,对系统中的信号完整性和时序(timing)、串扰(Crosstalk)、EMI 问题进行定量的分析。

运用PCB SI和SigXplor设计工具进行系统级前仿真可以验证设计方案的可实现性,根据设计对SI与时序的要求来选择关键元器件、优化系统时钟网络及系统各部分的延迟、选择合理的拓扑结构,调整PCB的元器件布局、确定重要网络的端接方案。PCBSI和SigXplor设计工具不仅可以对一块PCB板的信号流进行分析,而且可以通过设置Design Link对同一系统内其它组成部分如背板、接线器、Interconnect 线缆及其各个功能模块或插板进行综合分析,完成系统级的SI分析。针对系统级的SI分析工具可以对多板、接线器等系统组成部分进行分析,得出一系列的约束条件(Constraint)给系统的各个组成部分。在验证系统设计方案的同时得出解决SI问题的最大设计空间(Solution space), 同样是我们EDA工程师的首要任务。

在系统级SI仿真和设计验证中,点到多点的拓扑分析一直是困扰SI工程师的难点之一,随着总线频率的提高和器件的驱动能力、上升和下降延的特性差异,这些问题的解决起来越发困难,在系统背板设计过程中,还要考虑的系统对不同功能单元的兼容性,互换性、系统的满载和空载(如空载时残余导线对SI的影响)时,不同拓扑结构对SI的影响,要考虑到各个功能单元的最大时序余量,给它们更大的时序空间,增加模块的可实现性。目前,高速串行总线的应用在某种程度上缓解了高速系统设计中现的SI问题,LVPECL, LVDS已经在很多高速系统中广泛采用,采用点到点的简单拓扑结构也可以避免不少高速设计问题。

系统级仿真的设计过程往往是一个不断反复的过程,通过仿真提高系统的兼容性,给各个功能模块或子单元最大的时序空间是我们追求的目标,同时,还要考虑到器件工作在最恶劣情况下(Worst case)系统的时序(timing),过冲(Overshoot, Undershoot), EMI等方面的问题,这对于提高系统的稳定性和可靠性起到非常重要的作用。


登录后查看更多
0
评论 0
收藏
侵权举报
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。

热门评论0

相关文章

凡亿电路

凡亿电路致力于建立技术研发一体化供应链,在电路板设计、生产、贴片,元器件等板块为客户提供有竞争力,安全可信赖的解决方案和服务。

开班信息