Allegro中间区域加了 VIA KEEPOUT 这中间为啥不能打过孔

提问于
2019-07-15 09:23

image.png

收藏 1014 0 1

1 个回答

凡亿-彭老师

回答于 · 2019-07-15 09:23

里面是器件内部,不允许打孔


0

推荐问题

更多
Altium/Protel

在器件焊盘上打孔可以吗?

2022-08-19 11:55

为什么一直是unconnected sheet entry啊,用的是AD17,下面是原理图x1.PNG(101.94 KB, 下载次数: 0)下载附件保存到相册2019-2-13 01:26 上传

PCB工艺

怎么发 邮箱吗?

2020-03-05 15:19

怎么发 邮箱吗?麻烦通过下好友

Cadence Allegro

Allegro 铜皮void如何删除

2019-07-15 09:06

如下图所示,在铜皮上放置了挖空(void)之后,这个挖空区域怎样才能删除?

Altium/Protel

怎么设置走线自动对齐?

2020-03-25 21:51

怎么设置走线自动对齐

你可能感兴趣的文章

更多