可以解决的报错处理一下顶层焊盘没有连通，器件没有连接所有等长组都没有达到等长目标以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/it

差分信号尽量包地包完全：此处上述一致原因，可以优化：此处电源信号的铜皮尽量优化宽一点，不然整体的铜皮载流量是从最窄处计算的：差分对内需要做等长处理，误差胃5MIL：此对差分没有做等长处理：其他的没什么问题。以上评审报告来源于凡亿教育90天高

差分线对内等长误差5mil，同一组差分误差5mil规则要分开进行设置，后期自己处理一下2.焊盘出线不要走直角3.差分对内等长尽量在不耦合处进行等长4.注意器件摆放不要超出板框5.差分走线要耦合走，后期自己优化一下6.后期自己在地平面铺铜，把

为了更好就业，寻高薪工作现在的工程师早已卷成麻花面试被问会不会以下技能：AD/Allegro/Pads、单片机、硬件等没办法，只能多学本领提升价值然而外面付费课程动辄上千免费课程质量不行费时费力这种时候，就让凡亿教育来帮忙《Cadence

USB2.0：差分走线是需要保持耦合，需要修改，不合格：USB3.0:还有一块铜皮存在板外，自己删除下：此处器件注意整体中心对齐放置：差分信号打孔换层的过孔两侧打上地过孔：此处差分需要优化，要耦合走线 ：注意此处焊盘出线，需要从两侧边拉线出

地分割间距要保证2mm，有器件的地方可以不满足2.网口除差分信号外，其他的都需要加粗到20mil3.晶振需要包地处理，并在地线上4.BGA里面的铜皮建议挖空处理5.焊盘到孔的间距过近，建议6mil，后期自己优化一下以上评审报告来源于凡亿教育

要求单点接地，一路dcdc电路GND焊盘都连接都芯片下方打孔大电感下方同层铺铜挖空处理同层连接多余打孔相邻电路大电感朝不同方向垂直放置多处GND网络飞线未处理，底层应大面积铺GND网络铜皮以上评审报告来源于凡亿教育90天高速PCB特训班作业

RX TX没有设置等长组以及等长误差进行等长：注意RX TX信号可以走一根GND走线进行分隔开：其他的没什么问题了。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://

此处不满足载流，后期自己铺铜处理2.反馈信号需要走10mil3.注意过孔不要上焊盘4.电源网络需要在底层铺铜进行连接以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://

注意电感当前层的内部需要挖空处理：注意反馈信号走8-12MIL就可以了：其他的没什么问题，注意电感内部需要挖空，需要修改的。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：http

多处飞线没有连接铺铜尽量用动态铜皮电源输出路径铺铜加宽载流，按原理图顺序放置封装反馈路径应连接到电路最后端，走线即可主输出和反馈信号正确示范一路dcdc电路地信号连接通，在芯片下方打孔接地相邻电路电感应朝不同方向垂直放置问题很多，需要认真改

反馈没有连要采用单点接地，这些地方的过孔不要打，都从芯片下面回流，这些地方的过孔不要打，虽然你背面没有铺铜，不要养成这个习惯有飞线没连以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教

ddr之间ddr和芯片距离太远，ddr到芯片推荐600-800mil器件摆放太近丝印干涉，滤波电容推荐摆放到ddr背面靠近焊盘放置 过孔上焊盘，小器件焊盘尽量不要打孔到焊盘上差分线是主要时钟信号，尽量缩短走线电容靠近ddr中间放置差分线等长

注意变压器除差分信号外，其他信号走线需要加粗处理2.电容尽量靠近管脚均匀摆放3.地网络需要就近打孔，连接到地平面4.注意晶振需要包地处理5.走线间距太近，后期容易造成短路，自己后期优化一下走线路径6.走线等长线之间需要满足3W规则7.时钟信

要求单点接地，一路dcdc上的地网络焊盘都连接到芯片下方打孔。电容应按照先大后小原则放置，两个大电容应放在前方存在飞线没有处理电源输入应铺铜多打过孔加大载流相邻电路大电容应朝不同方向垂直放置器件布局应尽量中心对齐以上评审报告来源于凡亿教育9