焊盘出线不规范，不能从侧面出线，出线的时候线宽不要大于焊盘宽度这个变压器下面的挖空可以在宽一点rx和tx没有做等长，信号线中间不要变化线宽时钟没有包地处理两个不同的地除跨接器件外其他的地方连接要不小于1.5mm差分对内等长误差大于5mil以

注意等长线之间需要满足3W规则2.VREF电源需要加粗到15mil以上3.等长超出误差值4.滤波电容尽量均匀摆放，确保一个管脚一个5.反馈需要加粗到10mil以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可

焊盘出线需要优化一下2.铜皮需要优化一下，尽量不要直角，建议45度3.差分走线需要耦合，后期自己调整一下4.差分对内等长误差5mil所有差分对都要注意一下5.负片层需要指定网络进行连接6.差分走线需要按照阻抗线宽线距进行走线，避免发生阻抗突

多处存在开路报错焊盘应从短边出线，避免从长边和四角出线ddr和芯片放置太近，导致没有足够空间绕线，绕线很乱走线不能从同层器件中间穿过时钟线等长错误以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或

铜皮间距太小，所有间距最小不能小于4mil多处孤岛铜皮、尖细铜皮差分出焊盘尽快耦合优化布局走线尽量靠近，不会可以查看参考板走线太细，走线一般情况最细4mil，明明可以走4mil线宽差分对内等长绕线在引起不等长处绕线差分对内等长绕线拱起处长度

差分对内等长误差超过+-5mil这里走线要优化一下这个cc1线不要比焊盘宽可以拉出后在加粗以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.c

近年来，随着5G通讯、消费电子及汽车电子等下游市场增长拉动，受益于全球PCB产能向中国大陆地区转移，供应链中下游市场呈现蓬勃发展状态，中国PCB市场产值与全球差距日趋减小。在此趋势下，PCB工程师成为当下炙手可热的首选工作之一，这自然吸引无

走线之间、走线到过孔间距太近，信号线之间尽量保持3w间距，信号线到地网络保持6-8mli差分走线保持间距，走线后注意修线差分对间线长超过误差，对间等长控制10mil误差以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特

走线注意保持3w间距c+c-v+v-，所接电容属于升压电容，走线注意加粗到10mil及以上差分换层在旁边打回流地过孔SD模块数据线整组包地打孔处理地网络焊盘就近打孔晶振打孔包地走线尽量避免直角锐角焊盘避免从长边、四角出线以上评审报告来源于凡

铺铜不要有这种直角有飞线未连接这里反馈没有连dcdc要求单点接地从芯片下方地过孔回流，这些过孔没有必要打以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.t

建议平面层的分割带宽度至少20MIL:地址信号类的等长还存在个别信号的误差报错：误差报错的信号自己再去等长优化。建议地址跟数据线两个类之间的信号可以走一根GND信号线进行分割开：或者自己预留20MIL的宽度。整个电源平面的信号都是3.3V信

随着电子技术的不断发展，芯片生产工艺迭代更新，印制电路板（PCB）结构日益复杂，从最早的单片机到双面板，再到复杂的多层板结构，电路板上的布线密度越来越高。同时，随着DSP、ARM、FPGA、DDR等高速逻辑元件的应用，PCB的信号完整性和抗

注意焊盘出线规范后期自己优化一下2.差分对内等长凸起高度不能超过线距的两倍3.注意差分走线要尽量耦合4.一层连接不用打孔，注意不要出现STUB线头5.CC1和CC2属于重要信号，走线需要加粗6.注意差分信号包地要在地线上打上地过孔7.过孔需

差分对内等长不符合规范兼容器件这样布局差分换层旁边打回流地过孔电容按照先大后小原则放置差分对内等长控制5mil以内差分包地不完整，朝外边也需要打孔差分走线出焊盘后尽快耦合以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB

外壳地和gnd分割处间隔2mmtx、rx等长组控制+-50mil误差范围等长多余线头、间隙铜皮造成天线报错单层连接多余过孔造成天线报错以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教