扫码关注
PLL题真正拉开差距的是能否判断噪声来自参考源、PFD/CP、环路滤波器、VCO还是电源，并根据频偏位置解释环路带宽内外的主导因素。
面试先答结论：PLL相位噪声不能只说“VCO越好越好”。锁定后，不同频偏区间由不同噪声源主导：参考源、分频器、PFD/CP等噪声主要通过环路传递；VCO噪声在环路带宽外更突出。杂散则常与参考频率、PFD频率、电源纹波、整数/小数分频调制和版图耦合有关。
先把“相位噪声”和“杂散”分开
相位噪声更像载波附近连续的噪声裙边，通常用dBc/Hz描述；杂散则是离散的频谱尖峰。两者可能同时存在，但定位方法不同。面试里如果把所有旁边的东西都叫“相噪”，会显得不够严谨。
如何回答环路带宽的取舍？
环路带宽加宽，PLL能更快跟踪参考并抑制部分VCO低频噪声，但参考侧和PFD/CP噪声会更容易传到输出；带宽太窄则锁定慢，对VCO近端噪声抑制弱。真实设计要结合参考源质量、VCO性能、切换时间和目标相噪共同优化。
90秒参考回答
“我排PLL相噪会先看频偏位置。环路带宽内重点看参考源、PFD/CP和分频器噪声，带宽外更多看VCO本底。若看到离散spur，我会先量它与参考频率或PFD频率的关系，再排查电源纹波、CP电流脉冲和版图耦合。调环路滤波器时不会只追求更窄或更宽，而是同时看锁定时间、近端相噪、VCO抑制和spur。必要时换低噪声参考或独立给VCO/PLL供电做A/B验证。”
追问
Q：为什么提高PFD频率常常有帮助？
A：在很多架构里，更高PFD频率可以降低N分频比并改善环路性能，但会受芯片能力、参考频率规划和spur约束，不能简单无限提高。
Q：电源噪声怎么进入PLL？
A：VCO调谐端、PLL模拟电源、参考源供电都可能把纹波调制到输出，表现为相噪抬高或离散边带。
核心关键词：射频工程师面试PLL相位噪声杂散VCO射频面试题
