扫码关注
QFN焊盘内延加长，为何更易桥连散热盘？
QFN外围焊盘向内外延伸时，Tin与Tout承担的作用并不相同
QFN外围焊盘向外延伸，能给焊接和检查留出空间；向内延伸却会吃掉与中心散热盘之间的间隙。封装尺寸表里的Tin、Tout不能当成一个总长度随意分配。
QFN封装为了让焊点更容易观察，外围I/O焊盘通常会比器件端子向外多伸出一段。有人看到外延有好处，便把焊盘两头同时加长，希望焊接更牢，结果回流后外围引脚与中心散热盘之间出现细小锡桥，目检还不容易发现。
真正要分清的是两个方向：Tout面向器件外侧，Tin面向中心散热盘。外延主要改善锡脚形成和检查条件，内延则直接消耗电气间隙、阻焊桥和锡膏容错，二者不能用“焊盘越长越好”概括。
先看推荐图里的三条边界
QFN推荐焊盘图通常同时给出外围焊盘宽度、外延量、内延量以及中心散热盘的最大范围。图中的虚线器件体、端子轮廓和PCB铜箔各有含义，不能只量一个总长后在EDA里居中放置。
中心散热盘不是普通空白区。它既承担散热和接地，也常有独立锡膏分窗。外围焊盘向内多走一点，减少的不只是铜到铜距离，还可能让阻焊桥和钢网开口失去余量。
图1 QFN推荐图会分别标出内延、外延和中心焊盘间隙
**封装检查要看方向尺寸，不只看焊盘总长。**
Tin不是用来补偿Tout不足的资料中的示例表把Tout与Tin拆成两列。相同引脚间距下，PCB焊盘长度可以变化，但外侧延伸与内侧延伸仍保持不同目标。把外侧所需的可视焊脚长度挪到内侧，并不会获得同样的可检查性。
图2 尺寸表将器件端子与PCB焊盘的Tin、Tout分开约束
当器件端子长度存在公差时，内延只需保证端子与焊盘有可靠重叠。过多的内延既不能被器件外侧看到，也会让焊料更靠近中心散热盘，因此应以目标器件当前推荐图为主，而不是照搬库里的统一经验值。
桥连风险还取决于锡膏怎么开铜箔间隙合格，不代表回流一定安全。中心散热盘如果整块开钢网，锡膏量过大，器件下压时焊料可能向四周挤出；外围I/O焊盘若又向内逼近，两个条件会在回流阶段叠加。
阻焊定义方式也会改变有效隔离。阻焊桥过窄可能在生产中被合并，开窗偏差还会让局部铜边更暴露。评审时要把铜、阻焊和钢网三层叠在一起看，而不是分别通过三个单项规则就结束。
图3 PCB I/O尺寸中，Tin直接影响中心方向的剩余空间
**桥连不是一条铜间距造成的，而是铜、阻焊、锡膏共同给出的结果。**
EDA封装里把尺寸做成可复核对象建库时可将外围焊盘端子重叠、Tin、Tout和中心焊盘间隙记录为封装检查项。焊盘原点放在便于测量的位置，中心散热盘单独建模，避免后续修改总长时两端一起被等量拉伸。
图4 EDA视角下应同时复核外围焊盘、EP与方向尺寸
若器件有多个封装版本，不能只按引脚数复用。体宽、裸露焊盘尺寸和端子长度的差异都会改变内侧余量。封装发布前，用器件推荐图叠加检查，比只看3D模型是否重合更能发现制造风险。
样板验证盯住最难观察的区域。回流后除了看器件外侧锡脚，还要用X-ray或合适的剖析手段检查中心散热盘周边。外观正常并不能排除器件底部已有细小锡桥，特别是中心盘锡膏覆盖率较高或器件翘曲时。
钢网厚度、分窗比例、贴装压力和回流曲线改变后，原来安全的间隙也可能失去裕量。可靠的封装不是给出一个漂亮尺寸，而是让设计、钢网和工艺在同一最坏边界上仍能通过。
热焊盘上的导热过孔也会改变焊料分布。过孔未塞孔或盖油不充分时，锡膏可能被孔洞吸走，中心盘局部下陷；某些区域锡少，另一些区域又被器件重量挤向边缘。过孔工艺必须与钢网分窗一起评估，不能只在PCB层面确认过孔数量。
中心散热盘并非越大越好。铜面积增加有利于散热和接地，却会进一步压缩外围I/O焊盘的内侧空间。若器件推荐图给出中心盘尺寸范围，应先满足端子与散热盘之间的最小隔离，再讨论通过铜扩展、内层连接或散热过孔改善热性能。
封装库中的阻焊扩展和锡膏缩减最好不要沿用一个全局默认值。QFN细间距、中心大焊盘和普通阻容器件面对的工艺窗口不同，统一参数容易让局部阻焊桥消失。建库评审应把生成后的实际开窗图导出查看，而不是只读属性框里的数字。
量产前可准备一块代表最小间距、最大中心锡膏量和最不利器件公差的验证板。回流后统计桥连、空洞和器件浮高，并将结果反向写入封装与钢网规范。这样积累下来的不是某个项目的补丁，而是一条能被下一次建库直接复用的边界。
结论QFN焊盘向外延伸与向内延伸，解决的是两件事。外侧留给焊脚和检查，内侧必须给中心散热盘、阻焊桥与锡膏流动留下余量。
下次审核封装时，把Tin、Tout和EP间隙拆开标注，再叠加阻焊与钢网检查，桥连风险会比只量总长更早暴露。
声明：
本文由凡亿教育整理，转载请注明来源！
投稿/招聘/广告/课程合作/资源置换 请加微信：13237418207
