ROCKCHIP RK3399芯片平台高速PCB设计详解

一． RK3399芯片介绍 

RK3399是瑞芯微(Rockchip)推出的高性能嵌入式处理器，采用双核Cortex-A72+四核Cortex-A53架构，支持4K视频解码，广泛应用于智能终端及工业控制领域。

· 架构‌：双核Cortex-A72（1.8/2.0GHz）+ 四核Cortex-A53（1.4GHz），基于big.LITTLE设计。‌12

· ‌GPU‌：Mali-T860 MP4，支持OpenGL ES 3.1/OpenCL 1.2。‌

· ‌多媒体能力‌：支持4K@60fps H.264/H.265解码及双ISP图像处理。‌

· ‌接口扩展‌：提供PCIe、双USB 3.0、双MIPI-CSI等工业级接口。

二． RK3399芯片PCB设计要点分析 

RK3399芯片作为一款高性能嵌入式处理器，其PCB设计需综合考虑硬件架构、信号完整性和散热需求等多方面因素，下面将在电源设计，存储器设计，高速接口设计，散热设计等几个方面介绍其在PCB Layout时布局布线要点。

1 电源设计：

1.1电源设计先分析电源树，分析输入输出流向，载流情况等。

1.2在叠层时考虑电源与GND的设计

主电源平面叠层时要紧邻GND平面，保证其回流路径短。注意PCB的叠层结构，L1顶层信号的参考平面为L2，如果CPU放在TOP层贴片，那么邻层L2必须是完整的GND层，保证主参考地靠近CPU的ball，用于保证电源完整性以及加强PCB的散热；

1.3滤波电容处理

所有电源滤波电容应尽量靠近芯片管脚布局，电流需先流经电容，再进入芯片；双面贴的板子，去耦电容务必放在对应的电源管脚正背面，特别是10uF以上容量的电容（在满足限高的条件下）；而单面贴的板子，去耦电容要尽可能放置在靠近芯片的地方，如果有换层要尽可能的多打过孔（包括电容的GND过孔）；

换层过孔要满足带载能力，不管是电源输入、电源输出还是电容接地的换层过孔，必须足够多，才能保证低ESR，才能保证电容的去耦效果。

Rock-chip建议10uF容量以上滤波电容，一个地焊盘对应两个0402孔径的过孔，10uF以下容量的电容，一个焊盘对应一个0402孔径的过孔接入内层完整平面地，GND过孔要就近靠近电容地焊盘；

1.4电源带载能力要求

VDD_CPU_B_S0、VDD_GPU_S0、VDD_CENTER_S0、VDD_CPU_L_S0、NPU_VDD_S0、VCC_DDR_S3铺铜线宽需满足芯片的电流需求，铺铜路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够，不同平台参考RK发布的功耗表，可以按照1mm/1A带载能力来计算。

CPU下方TOP层的相同、相邻的Power ball和GND ball走“井”字形，交叉连接；BOT层优化走线，尽可能多铺铜，并尽量让铜皮从BGA区域内铺出去，通过周围铜皮散热；

2. 存储器设计：

2.1 DDR模板建议直接套用Rockchip提供的参考模板，如因特殊原因，DDR模块的布线需要自行设计，请提前与Rockchip工程师进行对接，以便于在Rockchip认可的规则内完成布局布线，为后期的调试节省时间；

2.2 所有DDR信号都要控制阻抗，差分线阻抗为100Ω ±10%，单端信号阻抗为50Ω ±10%；

2.3 DDR颗粒下方第二层必须是完整的地参考面，尽量少出现连续的过孔阻断信号的回流路径；如果是双面板设计，请注意所有信号都有伴随地走线；

2.4 DDR电源去耦电容应尽量靠近芯片及颗粒电源管脚布局，电流需先流经电容，再进入芯片；如果PCB采用双面贴片工艺，则将去耦电容放在颗粒Ball的正下方；

2.5 DDR电路布局尽量靠近板内，远离板边及金属接插件，防止DDR模块因ESD引起异常而死机；

3.高速接口PCIE模块设计:

3.1 PCIe的TXn[0:3]、RXn[0:3]可以根据产品的实际出线，调整差分对间线序，如RK3399的TX0连接到 卡座的TX2；但差分对内的P/N不可对调；

3.2 AC耦合电容请靠近PCIe连接座放置；AC耦合电容建议使用0201封装，可以减少线路上的阻抗变化；

3.3 PCIe信号建议并行走线，信号间不要有其他信号走线以及过孔；在PCB表层走线请注意用地线做整组包地处理；差分对之间不需要伴随地走线；

‌

4.高速接口MIPI设计

为抑制电磁辐射，MIPI信号建议PCB内层走线，并保证走线参考面是一个连续完整的参考面，不被 分割，否则会造成差分线阻抗的不连续性并引入外部噪声对的影响。如在PCB表层走线，请注意用 地线做包地处理；差分对之间不需要伴随地走线；

5. ESD及EMI设计要求：

5.1 从模具上做隔离，接插件能内缩的尽量内缩于壳体内，让静电释放到内部电路上的距离变长,能量变弱。测试标准由接触放电条件变为空气放电等。

5.2 从PCB上进行隔离，让静电只能释放在部分区域，比如对PCB进行KEEPOUT，让敏感信号远离静电易放电区域等等，如右图在表层隔离HDMI信号与GND的距离。

5.3 将静电“泄放”到PCB的地上。要想静电很好“泄放”到PCB的地上，PCB LAYOUT 必须根据静电的特性妥善处理。保证表层的地面积大及表层的地不被割裂是基本要求，另外漏铜，多打地过孔或在板边开环形槽孔连接多层线路板的GND铜皮，增加PCB层数也是改善提高 抗静电能力的办法，但多打地孔对抗静电能力的改善远不及保证表层地的完整有用，只增加PCB层数而不改善表层地，也对提高设备的抗静电能力帮助有限。

5.4  所有TVS保护管尽量靠近连接座放置，走线拓扑为：连接座--->TVS管--->IC；出现ESD现象时，ESD电流必须先经过TVS器件衰减；TVS器件不能带来过长的分支走线；TVS保护管的GND pin最好就近放三个过孔；