在同一片半导体基片上，分别制造P型半导体和N型半导体，经过载流子的扩散，在它们的交界面处就形成了PN结。

AD里面的IEEE符号通常用来表示元件的某个引脚的输入或者输出的属性，便于分析电路图。

​电子设计当中，经常用到差分走线，如USB的D+与D-差分信号，HDMI的数据差分与时钟差分等。虽然现在很多设计者都是在PCB中添加差分，但是还是有许多设计者习惯在PCB中就添加好差分。那么，如何在原理图中添加差分标识呢？

在AD软件中输出光绘文件的默认路径是用户的PCB文件所在的路径，用户也可以自己进行修改输出的路径

众筹又称公众集资、公众筹款，是指个人或小企业通过互联网向大众筹集资金的一种集资方式，是群众外包和替代金融的一种形式。一些创业者找不到合适的投资人时可以考虑通过众筹平台筹集资金，众筹平台筹资的优点主要是门槛较低，且可以帮助降低创业风险，还能提

我们平时去设计pcb的时候，布局完就是要进行布线了。那么，布线的前提就是需要去规则编辑器里面去设置对应的走线规则或者是间距规则等等的规则。

答：orcad与Cadence Allegro的交互式操作需要满足以下两个要求才可以实现：Orcad输出的是Allegro的第一方的网表，Allegro导入的是第一方网表，输出的具体方法见第3.35问；Orcad软件需要勾选以下选项，才可以实现交互式的操作，执行Options→Preference选项，选择Miscellaneous选项，如图3-71所示，在Intertoos Communication选项中，勾上下面的选项，才可以进行交互式操作； 图3-71  交互式操作示

50多年来，半导体行业一直受益于摩尔定律。但是如今，半导体等比例缩小的时代已经结束。摩尔定律主要是作为一条经济法而存在——即集成电路上可容纳的晶体管数量，约每隔几年便会增加一倍。当然，是技术的发展使之成为现实；直到几年前，这一定律依然适用。高层次的经济主张是：每一代工艺将同一领域的晶体管数量增加一倍，成本仅增加15%，从而为每个晶体管节省35%的成本。但是因为当今的工艺愈发复杂，加之建造一个工厂的资本投入非常大（每台EUV步进机将耗资1亿美元），导致每一代晶体管都更加昂贵。因此我们发展出一个从7

电荷泵（Charge Pump）是“开关电容技术”众多应用中的一种。利用开关电容充放电不同的连接方式，以非常简单的电路实现DC/DC的升压、降压、负压等变换器功能。

LVDS： 低电压差分信号LVDS（Low Voltage Differential Signal）即低电压差分信号。LVDS的特点是电流驱动模式 电压摆幅350mV加载在100Ω电阻上。其中发送端是一个3.5mA的电流源，产生的3.5mA