差分出线方式可以在优化一下2.差分对内等长误差5mil3.TX和RX未添加等长组进行等长，等长误差100mil4.自己后期再地平面铺一个整版地铜对地进行连接以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以

差分出线可以在尽显一下优化2.差分走线要尽量耦合3.差分走线不满足差分间距要求4.锯齿状等长不能超过线距的两倍5.存在开路后期自己在地平面层铺一下整版铜，把地尽量连接6.线宽尽量保持一致7.USB差分对内等长误差5mil以上评审报告来源于凡

电源输入的滤波电容应该靠近输入管脚（4脚）放置2.此处走线需要优化一下，尽量不要有直角，走线不要从器件中间穿3.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍4.器件摆放注意局部对齐处理5.logo图片最好不要放在焊盘上【问题改善建

LVDS： 低电压差分信号LVDS（Low Voltage Differential Signal）即低电压差分信号。LVDS的特点是电流驱动模式 电压摆幅350mV加载在100Ω电阻上。其中发送端是一个3.5mA的电流源，产生的3.5mA

蛇形走线最后一步要怎么操作

AD16差分线 等长怎么做？老师

走差分线的时候 交叉了有没有什么好的处理方法和注意事项 请教一下

差分线两根线间的间距规则没有起作用，设置的是7.7mil，但是发现是12mil，应该怎么设置一下呢？求教！

差分信号尽量包地包完全：此处上述一致原因，可以优化：此处电源信号的铜皮尽量优化宽一点，不然整体的铜皮载流量是从最窄处计算的：差分对内需要做等长处理，误差胃5MIL：此对差分没有做等长处理：其他的没什么问题。以上评审报告来源于凡亿教育90天高

差分线要按阻抗线宽线距要求耦合走线网口到芯片的差分都需要优化，后期自己好好理解差分，然后走线需要调整一下2.器件摆放尽量中心对齐处理3.走线需要优化一下，不要有锐角4.TX分组错误5.注意等长蛇形走线尽量45度，不要直角6.除了散热过孔，其