- 全部
- 默认排序
电源输入电容应该靠近管脚放置输出电容电阻应该靠近管脚放置到电感后面输出3.3v晶振布局错误,晶振的一对线要走成类差分的形式, 线尽量短如下图。typec的LCD_R4、LCD_R5要走差分阻抗控制90欧姆做对内等长,差分走线尽量减少打孔换层
差分线处理不当,锯齿状等长,凸起高度不得超过线距的两倍2.器件摆放尽量对齐处理3.晶振走线需要走类差分处理4.电源输入的滤波电容应该靠近输入管脚(4脚)放置5.此处在一层走线即可,建议铺铜处理6.时钟包地需要在地上间隔150mil-200m
USB信号需要创建差分对2.电源输入的滤波电容应该靠近输入管脚(4脚)放置3.优先晶振走线,靠近IC放置,走类差分形式,并包地处理,晶振下面不要走线4.器件摆放尽量对齐处理后期把线连通,等长完后在进行评审
下单后扫码助教老师拉入特训营群学习添加时备注:20天一、本课题开设目的:本视频教学以免费的国产EDA工具-嘉立创EDA专业版为平台,以嘉立创官方设计的开发板“梁山派”为案例,来讲解一个四层板子的设计,之前很多电子工程师的画板一般停留在2层板
梁山派pcb设计特训营作业评审要求器件离板边5mm不要布局器件,除非特殊要求或后续板子设计可以添加工艺边。 【问题改善建议】:在贴片时留给设备的传送带固定用,建议无特殊要求板边5mm不要布局器件。2.晶振布局、布线错误。 【问题改善
1.电源输入的滤波电容应该靠近输入管脚(4脚)放置2.差分走线要尽量耦合出线,满足差分间距规则3.此处是用菊花链的方式进行等长,建议使用创建焊盘对组进行分段等长(U1-U2,U2-FPC1)4.器件摆放尽量对齐处理5.pcb上存在开路现象6
器件摆放注意局部对齐处理2.注意器件干涉3.电源输出的滤波电容要靠近输出管脚放置4.电源输入输出换层打孔处理不当,输入应该打在滤波电容的前面,输出打在滤波电容的后面5..差分线处理不当,锯齿状等长,凸起高度不得超过线距的两倍6.确认一下此处
器件摆放注意局部对齐处理2.电源输入的滤波电容应该靠近输入管脚(4脚)放置3.焊盘出线不规范,焊盘中心出线至外部才能拐线处理,避免生产出现虚焊4.确认一下此处是否满足载流【问题改善建议】:加粗线宽或者铺铜处理5.差分线处理不当,锯齿状等长,
USB的差分信号需要进行对内等长,等长误差为5mil2.晶振走线需要走类差分处理3.此处是用菊花链的方式进行等长,建议使用创建焊盘对组进行分段等长(U1-U2,U2-FPC1)4.电源输入的滤波电容应该靠近输入管脚(4脚)放置5.电源输出部
1.电源输入的滤波电容应该靠近输入管脚(4脚)放置2.差分线处理不当,锯齿状等长,凸起高度不得超过线距的两倍3.差分要尽量耦合出线,后期自己调整一下走线路劲4.此处电源出线载流瓶颈,电流计算都是以最窄处铜皮计算的5.线宽突变,确认一下具体线