0
收藏
微博
微信
复制链接

如何降低PCB板的噪声和电磁干扰?

2023-02-20 11:40
716

噪声和电磁干扰是现代电子设备面对的最大麻烦,这两者都很容易影响到PCB板的运行安全和系统性能,甚至过多或将引发经济事故,所以工程师如果遇到这种问题,请问该如何降低PCB板的噪声和电磁干扰?

1.png

1、能用低速芯片就不用高速;

2、可用串一个电子的办法,来降低控制电路上下沿跳变速率;

3、尽量为继电器等提供某种形式的阻尼;

4、使用满足系统要求的最低频率时钟;

5、时钟产生器尽量靠近用该时钟的器件,石英晶体振荡器外壳要接地;

6、用地线将时钟区圈起来,时钟线尽量短;

7、I/O驱动电路尽量靠近印刷版边缘,让其尽量离开PCB板,对进入PCB板的信号要加滤波,从高噪声区来的信号也要加滤波,同时用串终端电阻的办法,减小信号反射;

8、MCD无用端要接高,或接地,或定义成输出端,集成电路上该接电源地的端都要接,不要悬空;

9、闲置不用的门电路输入端不要悬空,闲置不用的运放正输入端接地,负输入端接输出端。

10、印制板尽量使用45折线而不用90折线布线以减小GAPin信号对外的发射与耦合;

11、印制板按频率和电流开关特性分区,噪声元件与非噪声元件要距离再远一些;

12、单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗,经济是能承受的话用多层板以减小电源,地的容生电感。

13、时钟、总线、片选信号要远离I/0线和接插件;

14、模拟电压输入线、参考电压端要尽量远离数字电路信号线,特别是时钟;

15、对A/D类器件,数字部分与模拟部分宁可统一下也不要交叉;

16、时钟线垂直于I/0线比平行I/0线干扰小,时钟元件引脚远离I/0电缆;

17、元件引脚尽量短,去耦电容引脚尽量短;

18、关键的线要尽量粗,并在两边加上保护地。高速线要短要直;

19、对噪声敏感的线不要与大电流,高速开关线平行;

20、石英晶体下面以及对噪声敏感的器件下面不要走线;

21、弱信号电路,低频电路周围不要形成电流环路;

22、任何信号都不要形成环路,如不可避免,让环路区尽量小;

23、每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容;

24、用大容量的钮电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时,外壳要接地。

登录后查看更多
0
评论 0
收藏
侵权举报
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。

热门评论0

相关文章

电路之家

专注电子、科技分享,对电子领域深入剖解

开班信息