PCB有时会弹出 Clearance constraint 怎样关闭这个?

提问于
2019-09-30 13:52

KN$0_W[C(PTUL9QF1F1]DG7.png

收藏 1472 0 1

1 个回答

凡亿-彭老师

回答于 · 2019-09-30 13:52

试下shift+H

0

推荐问题

更多

原理图封装更改了 但PCB上为什么没更新

Cadence Allegro

Allegro图中如何分配net?

2019-07-15 09:21

Altium/Protel

ad20 怎样把选择的器件画框放置?

2020-04-21 22:09

请问,ad20 怎样把选择的器件 画框放置?

Altium/Protel

原理图如何进行编译?

2020-04-02 10:21

为什么我的这个没有编译呀

Altium/Protel

AD19怎么移除死铜?

2020-04-20 17:06

AD19怎么移除死铜AD19怎么移除死铜

你可能感兴趣的文章

更多