扫码关注
- 全部
- 默认排序
布局没什么问题。拉出焊盘之后注意差分走线保持耦合，重新走下：差分打孔换层两侧打上地过孔，缩短回流路径：建议差分每组直接走GND线包地处理：差分从过孔拉出注意耦合， 连接处重新走下：差分组组内等长误差没什么问题了。以上评审报告来源于凡亿教育9
1.多处飞线没有处理2.差分对内等长绕线高度过高3.差分焊盘出线过长距离不耦合以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/ite
电源输入电容应该靠近管脚放置输出电容电阻应该靠近管脚放置到电感后面输出3.3v晶振布局错误，晶振的一对线要走成类差分的形式， 线尽量短如下图。TypeC的LCD_R4、LCD_R5要走差分阻抗控制90欧姆做对内等长，差分走线尽量减少打孔换层
晶振布局、布线错误，晶振的一对线要走成类差分的形式， 线尽量短如下图。TypeC的LCD_R4、LCD_R5要建立差分对走差分阻抗控制90欧姆做对内等长，换层需要靠近过孔打回流地过孔，D7、D8应该尽量靠近TypeC管脚放置。TF卡所有信号
图一应该是说的这组差分，你过孔还打到焊盘上了3w那里你是满足的，这里的间距需要注意这里要连接有线头这里有不完全连接
电源模块反馈电路错误，r15接入反馈电源到r14在到5号管脚。2.晶振布局布线错误3.TypeC差分对内误差控制5mil以内，尽量避免出现不耦合4.TF卡所有信号线要整组 ，做等长处理以时钟线为目标，目标控制在300mil以内。
差分走线包地尽量包全：此处扇孔重新优化下：此处连接两个过孔一起连接上，不然另一个过孔没有用：CC1 CC2信号需要加粗走线：此处差分走线完全不耦合 ，不合格：差分对内等长注意需要符合规范：好多差分走线以及对内等长不符合规范，都需要修改。以上
差分对内误差控制在5mil以内内部也需要包地处理这里出了管脚就可以加粗以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/item.ht
差分对内等长误差超过+-5mil这里走线要优化一下这个cc1线不要比焊盘宽可以拉出后在加粗以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.c
