微博

微信

复制链接

电子产业一站式赋能平台

觅一惘-第四次作业千兆网口PCB模块设计作业评审

PCB Layout

2023-04-26 15:47

640

这里有未连接的线路

变压器下未挖空处理

这两组差分对内误差要小于5mil

晶振背面不允许走线和放置器件，并且晶振需要包地处理

变压器这里的线除了差分要不小于20mil

这个间距要大于1mm

这里走线不满足载流

以上评审报告来源于凡亿教育90天高速PCB特训班作业评审

如需了解PCB特训班课程可以访问链接或扫码联系助教：

https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169

登录后查看更多

评审

侵权举报

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。

上一篇 觅一惘百兆网口PCB模块设计作业评审 下一篇 软件or硬件？硬件的前途到底在哪里？

Allegro-弟子计划-黄婷婷-HDMI模块PCB设计作业

电源管脚拉出来之后加粗到15MIL：HDMI差分组组内等长以及组跟组等长误差没问题了。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.co

电子技术天花板

2024-01-16 17:11

浏览数568

Cadence Allegro 17.2怎么避免信号之间的串扰问题（布线耦合系数分析）

串扰是两条信号线之间的耦合、信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。 PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。下面是在SigXplorer里面搭建了一个串扰的仿真链路，黄色部分就是得到的信号之间的串扰分析结果。

李增（WareLEO)

2020-07-13 21:05

浏览数5478

【Allegro软件操作实战90问解析】第52问 Allegro软件进行标注的相关参数的含义是什么呢？

答：当PCB设计完成之后，一般都会对一些尺寸进行标注，方便结构工程师或者时其它PCB工程师进行检查，这里我们介绍一下，Allegro软件进行标注的的一些参数的具体的含义，具体如下所示：第一步，点击执行菜单命令Manufacture，在下拉菜单中选择Dimension Environment，进入标注环境，如图5-163所示