1.差分换层在旁边需要打回流地过孔2.差分对需要对内等长，差分出焊盘应尽快耦合3.信号线需要保持3w间距规则4.存在开路没有连接以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：ht

层叠一般都是双数，一般是4层，6层增加,高速信号都需要有完整的参考平面的2.差分走线注意要满足差分间距要求3.CC1和CC2属于重要信号管脚，走线需要加粗处理，ESD器件尽量靠近管脚摆放4.存在多处开路报错5.差分注意能顶层连通的就不用打孔

个别器件注意整体对齐：注意等长线之间需要满足3W间距原则：没满足的都自己优化下。数据线组内也需要满足3W：差分对内等长误差为5MIL：其他的没什么问题。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问

答：1）需要塞孔的过孔在正反面都不做阻焊开窗；2）需要过波峰焊的PCB板卡，BGA下面的过孔都需要做塞孔处理、不开窗；3）BGA器件的pintch间距≤1.0mm，BGA下面的过孔都需要做塞孔处理、不开窗；4）BGA器件加的ICT测试点，测试焊盘直径32mil，阻焊开窗37mil。

晶振走内差分需要再优化一下2.模拟信号走一字型布局，没空间就调整旁边的器件和走线3.跨接器件旁边尽量多打地过孔，间距建议2mm，贴片器件建议离定位孔远一下可以参考一下此图4.地址线，控制线和时钟信号未创建等长组进行等长5.此处走线能拉直尽量

AD怎么设置丝印到丝印及丝印到阻焊的间距，并且不进行报错

什么叫做PCB封装，它的分类一般有哪些呢？ 答：PCB封装就是把实际的电子元器件，芯片等的各种参数（比如元器件的大小，长宽，直插，贴片，焊盘的大小，管脚的长宽，管脚的间距等）用图形方式表现出来，以便可以在画pcb图时进行调用

USB走线控制90R，走线宽度6mil，中心间距12mil，这是我目前用的，这样是不是不符合3W了? 是不是要重新用SI9000计算一个符合90R同时符合3W的线宽和间距呢？

注意器件摆放不要干涉，贴片器件尽量离座子1.5mm2.走线需要优化一下3.差分走线不满足间距要求4.打孔要打在ESD器件前面5.器件摆放尽量中心对齐处理，更美观6.差分锯齿状等长不能超过线距的两倍7.注意差分出线要尽量耦合8.USB差分对内

我们在进行PCB设计的时候，最后我们需要去进行DRC的检查，检查完成之后会出现各种总各样的报错，当然其中常见的间距报错，规则报错我们都知道怎么更改，也能看懂大概的意思。可以有时候碰到一些比较少见的报错，就会不知道这个报错的原因是什么 了。比如今天要讲解的DRC报错中的“Isolated copper：Split pllane....”的报错，为了方便大家了解这项报错，我们找到了素材图片如下：