找到 “报错” 相关内容 条
  • 全部
  • 默认排序

注意电源不要任意角度走线,注意走线规范:此处电池管脚加粗走线:铺铜注意这种尖岬铜皮,自己优化下:注意走线能拉直的拉直处理,尽量最短路径:此处器件包地处理:还存在一处开路报错:以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解P

全能18期-2层STM32开发板

Cadence Allegro两层视频教程入门零基础凡亿pcb实战视频套餐

Allegro零基础入门课程layout设计PCB实战视频字幕版

请问以下这个是哪里冲突了我电源用的全覆铜第一个是阻焊吗我用的覆铜铺的电源

AD在PCB中没有实时进行DRC报错的原因有哪些

AD在PCB中没有实时进行DRC报错的原因有哪些?

​我们在进行PCB设计的时候,最后我们需要去进行DRC的检查,检查完成之后会出现各种总各样的报错,当然其中常见的间距报错,规则报错我们都知道怎么更改,也能看懂大概的意思。可以有时候碰到一些比较少见的报错,就会不知道这个报错的原因是什么 了。

5025 1 1
AD中DRC检查Isolated copper:Split pllane.... 报错?

我们在进行PCB设计的时候,最后我们需要去进行DRC的检查,检查完成之后会出现各种总各样的报错,当然其中常见的间距报错,规则报错我们都知道怎么更改,也能看懂大概的意思。可以有时候碰到一些比较少见的报错,就会不知道这个报错的原因是什么 了。比如今天要讲解的DRC报错中的“Isolated copper:Split pllane....”的报错,为了方便大家了解这项报错,我们找到了素材图片如下:

Altium Designer中DRC检查Isolated copper报错

某个元器件的封装引脚之间的距离小于设定的规则然后绿了怎么办

1SDRAM注意数据线等长存在报错2DDR注意差分出线呀尽量耦合2.差分线对内等长处理不当,锯齿状等长不能超过线距的两倍3.差分要设置对内等长误差5mil4.滤波电容尽量保证一个管脚一个,靠近管脚摆放5.注意电源管脚扇孔走线需要加粗以上评审

90天全能特训班18期allegro-觅一惘-2DDR