找到 “全能20期” 相关内容 条
  • 全部
  • 默认排序

SIM:注意铺铜不要出现直角以及尖角:尽量都钝角铺铜,存在类似情况的自己优化下。此处铺的整板地铜但是并未跟相同网络的地连接:双击铜皮打开属性框,更改连接方式,设置第二项,然后重新灌下铜皮即可连接:多处电源信号并未连接:此处可以直接连接到GN

AD-全能20期-彭红 第五次作业 SD.TF.SIM模块

器件尽量整体中心对齐:等长线的gap大于等于3W:地址数据等长误差没什么问题 ,都在误差范围内:其他的基本没什么问题,完成得还可以。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:

全能20期-(谢程鑫)-第5次作业-一片SDRAM模块的PCB设计

还存在多处开路报错:看下此处是什么元素跟元素的间距报错:检查了对应自己修改。电感底部不要放置器件 ,净空,自己重新布局下:并且电感内部挖空处理:看下此处VCCIO线宽是否满足其载流大小:处理下多余线头删除,连接到过孔中心:走线不要出现直角:

AD-全能20期-AD 第二次作业 PMU模块

走线并未完全连接,要连接到焊盘中心:注意铜皮尽量钝角,不要直角:铺了铜皮连接,里面就不用走线了:注意电源模块对应的GND过孔也是打在最后一个输出电容的管脚后面:注意下布局,电源模块布局走线优先于主干道,布局布线优先级最高,路径尽量短:电感内

AD-全能20期-黄玉章-AD-达芬奇作业修改

器件能放在顶层的尽量放在顶层:器件位置摆放是否有问题,需要放置完成,然后该走差分的就差分走线:接口到变压器这里的信号以及布局完全不合格,需要走差分的没有按照差分布线,查看清楚原理图,那些信号走差分 ,那些信号单端,并且差分信号拉完之后还需要

Allegro-全能20期-Allegro小飞象-第二次作业-百兆网口模块布局布线

注意布局的时候器件整体中心对齐:底层器件也注意对齐:打孔也需要对齐:5V电源走线加粗或者铺铜连接好:铺铜连接之后不需要再走线连接了:注意电感内部当前层需要挖空,放置一个keepout区域:过孔都没有对齐等间距:LDO电路的电源信号也需要加粗

Allegro-全能20期-huzhenwen-Allegro 第二次作业-PMU模块

电感底部不要放置器件,以及走线也不行,自己吧底层的器件看能不能优化塞到芯片底部:注意电感跟芯片管教是属于DCDC主干道,走线肯定满足不了载流,需要铺铜处理:并且主干道器件优先放置,所有路径要尽量短,电感应该靠近管脚:建议自己分清楚原理图上的

Allegro-全能20期-Allegro小飞象-第一次作业-PMU模块PCB布局布线设计

注意调整下配置电阻电容的位置,优先于主干道上的器件:注意电感的挖空区域 ,焊盘上面不用挖掉:注意顶层整板铺上GND铜皮,将GND网络全部连接起来:注意铺铜不要有直角,优化为钝角:注意走线规范,焊盘拉出6MI之后再拐线拉下来:此处铺了铜就不用

AD-全能20期-第一次作业DCDC模块PCB设计