找到 “全能20期” 相关内容 条
  • 全部
  • 默认排序

器件尽量整体中心对齐:等长线的gap大于等于3W:地址数据等长误差没什么问题 ,都在误差范围内:其他的基本没什么问题,完成得还可以。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:

全能20期-(谢程鑫)-第5次作业-一片SDRAM模块的PCB设计

晶振注意包地:缝合孔不需要打太密集,间距150mil放置一个即可:过孔不要打在焊盘上,自己注意调整:多处存在这样的情况,自己更改。铺上铜皮就不用走线了:走线不能在器件内部:晶振是需要保持净空的,不能走线:以上评审报告来源于凡亿教育90天高速

AD-全能20期-SMT32-两层板-20期-杨文越

此处这里的信号直接走线包地处理就可以了:机壳地与电源地之间至少满足2MM间距:跨接器件两边多放置点地过孔:电感的每一层都需要挖空:铜皮不要尖角:电源 模块的反馈信号注意连接:这个反馈信号连接有误,要连接到最后输出的电容管脚上:等长线之间尽量

AD-全能20期-AD二十好几——4层板

注意调整下配置电阻电容的位置,优先于主干道上的器件:注意电感的挖空区域 ,焊盘上面不用挖掉:注意顶层整板铺上GND铜皮,将GND网络全部连接起来:注意铺铜不要有直角,优化为钝角:注意走线规范,焊盘拉出6MI之后再拐线拉下来:此处铺了铜就不用

AD-全能20期-第一次作业DCDC模块PCB设计

器件布局的时候尽量注意下对齐:上述一致原因,尽量整体中心对齐:差分信号打孔换层两侧都要打上地过孔:还存在飞线:建议每组差分信号包地处理:注意过孔的间距保持,避免把内层平面割裂:注意差分对内等长的GAP长度规范:差分对内等长误差为5MIL:以

Allegro-全能20期-行人-Allegro第4次作业usb3.0模块作业

SIM:注意铺铜不要出现直角以及尖角:尽量都钝角铺铜,存在类似情况的自己优化下。此处铺的整板地铜但是并未跟相同网络的地连接:双击铜皮打开属性框,更改连接方式,设置第二项,然后重新灌下铜皮即可连接:多处电源信号并未连接:此处可以直接连接到GN

AD-全能20期-彭红 第五次作业 SD.TF.SIM模块

注意此处的滤波电容位置,是要先大后小放置:先是放置C289然后再是C13-16此处网络是否没有连接上:此处电容位置一致问题,同样的问题自己检查修改下,不一一截图指出:电容按照电源输出方向,按照先大后小的顺序布局。输出电源主干道的滤波电容都要

全能20期-AD-杨子豪根据视频绘制FPGA高速6层板

器件位号丝印后期设计完成需要调整,不要重叠:注意板上过孔是否盖油,不要开窗:注意看下工程里面原理图是空的:铺铜注意按照左边钝角绘制,不要直角:可以优化。类似的情况自己优化下。注意晶振底部不要走线:建议是PCB板框放在机械层:器件位号都放到器

AD-全能20期-AD-二十好几的第七次作业(STM32)

电感底部不能放置器件,建议自己优化下布局放置到IC芯片底部,自己修改下:器件尽量对齐:注意铜皮不要直接绘制,尽量钝角优化下:尽量能一块铺完的就一块,不要两块叠加,并且铜皮绘制尽量均匀,不要直角尖角:电感中间放置了铜皮挖空区域,铜皮重新灌下,

AD-全能20期-思乐第3次作业PMU模块

注意布局的时候器件整体中心对齐:底层器件也注意对齐:打孔也需要对齐:5V电源走线加粗或者铺铜连接好:铺铜连接之后不需要再走线连接了:注意电感内部当前层需要挖空,放置一个keepout区域:过孔都没有对齐等间距:LDO电路的电源信号也需要加粗

Allegro-全能20期-huzhenwen-Allegro 第二次作业-PMU模块