在logic原理图软件中，同一页面的连接关系处理有两种方式：一种是直接连线的方式，一种是放置网络编号的方式使其连接在一起，视频中对添加方法进行演示和讲解。

答：orcad产生Cadence Allegro的网表的操作步骤如下；第一步，选择原理图根目录，执行菜单Tools→Creat Netlist，或者是点击菜单栏上的图标，调出产生网表的界面，如图3-74所示； 图3-74  输出网表示意图第二步，弹出的输出网表界面中选择Other选项，来输出第三方网表，如图3-75所示，在Formatters栏中选择orTelesis.dll选项，上面的Part Value栏需要用PCB footprint来代替，不然会产生错误； 

老师们帮忙看一下

出现的原因：在原理图库中绘制了一个带有多个part的封装（HI3518EV200），但未设置PCB footprint。在dsn空间的一个原理图内，通过Edit Part修改改器件的PCB footprint时候，会因为dsn空间内的元器件封装与sch_lib.olb元件库的封装不同，导致会把修改后的封装保存到dsn空间内的Design Cache，并将名字修改为HI3518EV200_x。

各位大佬，有谁知道为啥我的pcb库里有对应封装，为啥网表导入的时候还报错，提醒我没有这种封装

答：orcad进行物理DRC检测时，如图3-65所示，需要对检查的每一项参数进行设置，每个参数的含义如下所示： 图3-65 物理规则检查参数设置示意图Check power pin visible：检测电源属性的管脚是否显示了管脚名称与编号；Check missing/illegal PCB footprint：检测封装名称是否填写。是否含有非法字符；Check Normal convert view system：检测一个部件的正常视图上的pin号是否与转换视图上的pin号不同；Ch

我们知道作为PCB设计工程师我们在进行PCB设计之前都需要进行PCB封装的创建，但是对于一些新手工程师对于创建的封装的精准数据无法进行判断，并且对一些焊盘的补偿参数不是很明白，导致自己做出的封装只能满足打样或者无法使用的囧状。 针对这种情况其实我们Altium Designer考虑得比大家多多了，早早就内置了一个封装创建向导IPC Compliant footprint Wizard...封装创建向导。利用此工具创建出来的封装是满足IPC行业标准的，工程师再也不用担心做的封装是否能用或者用得好不好了。 那

出现的原因：在原理图库中绘制了一个带有多个part的封装（HI3518EV200），但未设置PCB footprint。在dsn空间的一个原理图内，通过Edit Part修改改器件的PCB footprint时候，会因为dsn空间内的元器件封装与sch_lib.olb元件库的封装不同，导致会把修改后的封装保存到dsn空间内的Design Cache，并将名字修改为HI3518EV200_x。

这是什么错误？

答：在使用orcad绘制原理图的过程中，需要对每一个元器件进行封装的指定，否则没有指定封装，在输出网表的时，会产生错误。指定器件封装的方法如下:第一步，在orcad原理图中，双击该器件，会弹出改器件的属性框，如图4-1所示； 图4-1  元器件属性框示意图第二步，在元器件的属性框中，我们可以找到有一栏叫做PCB footprint，这一栏就是改器件的封装名称，我们只需要在这一栏填上相对应的封装名称即可；最后，在PCB footprint这一栏所填写的封装名称必须与PCB建立的