铜皮间距太小，所有间距最小不能小于4mil多处孤岛铜皮、尖细铜皮差分出焊盘尽快耦合优化布局走线尽量靠近，不会可以查看参考板走线太细，走线一般情况最细4mil，明明可以走4mil线宽差分对内等长绕线在引起不等长处绕线差分对内等长绕线拱起处长度

顶层大GND铜皮没有网络，多处孤岛铜皮靠近管脚放置，走线或铺铜直接连接到引脚不要接到电源层多处过孔没有网络，造成天线报错走线到过孔距离太近rx、tx分别建立等长组控100mil误差等长以上评审报告来源于凡亿教育90天高速PCB特训班作业评审

存在报错未处理过孔打到最后一个器件后方多处孤岛铜皮、尖岬铜皮以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/item.htm?spm

大GND铜皮没有网络，导致多处孤岛铜皮靠近管脚放置，走线或铺铜直接连接到引脚不要接到电源层rx、tx分别建立等长组控100mil误差等长以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助

1、CGND这边也需要就近多打孔2、多处孤岛铜皮和尖岬铜皮3、焊盘应从短边出线，避免从长方向出线。4、变压器除差分信号外,其它信 号都要加粗到20mil以上。5、晶振需要走类差分布线，尽量缩短到芯片走线。6、走线避免锐角7、器件摆放干涉8、

存在多处尖岬铜皮和孤岛铜。2. 多处器件摆放干涉，如生产会造成两个器件重叠无法焊接。3.部分管脚存在开路。4.数据线分组错误，少了LDQM和HDQM5.地址线分组错误，缺少部分信号；以设计规范为准。以上评审报告来源于凡亿教育90天高速PCB

Allegro删除孤岛铜后为什么还有这个框框在

变压器除差分以外所有走线加粗到20mil多处走线锐角，尽量避免走线、铺铜锐角多处尖岬铜皮、孤岛铜皮，器件中间多余尖细铜皮挖空处理时钟信号包地打孔处理差分对内控制5mil误差等长以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解

cgnd到gnd分割距离要2mm以上cgnd到gnd跨接处，两端多打过孔底层gnd铜皮被走线分割，导致多处孤岛铜皮，两层板尽量走线在一层，留一个尽量短的回流路径过孔不要上小器件焊盘多处尖岬铜皮等长绕线不要绕出直角以上评审报告来源于凡亿教育9