- 全部
- 默认排序
PCB设计信号等长分析
在做PCB设计时,为了满足某一组所有信号线的总长度满足在一个公差范围内,通常要使用蛇形走线将总长度较短的信号线绕到与组内最长的信号线长度公差范围内,这个用蛇形走线绕长信号线的处理过程,就是我们俗称的PCB信号等长处理。
PCB设计当中,为了满足时序匹配的要求,我们通常对数据总线进行等长,那么等长的时候,我们需要用到蛇形走线,那关于蛇形等长的参数设置及要求是怎么样的呢,我们又需要去学习呢?
在做PCB设计时,为了满足某一组所有信号线的总长度满足在一个公差范围内,通常要使用蛇形走线将总长度较短的信号线绕到与组内最长的信号线长度公差范围内,这个用蛇形走线绕长信号线的处理过程,就是我们俗称的PCB信号等长处理。
PCB设计当中,为了满足时序匹配的要求,我们通常对数据总线进行等长,那么等长的时候,我们需要用到蛇形走线,那关于蛇形等长的参数设置及要求是怎么样的呢,我们又需要去学习呢?