扫码关注
- 全部
- 默认排序
还存在开路报错，自己检查修改下：电感当前层的内部注意放置挖空区域：注意主干道器件需要整体中心对齐，都没 对齐：根据电流输出方向，电容按照先大后小的顺序布局，布局有问题：器件丝印位号没有放置整齐，要不在板外，要不就丝印重叠或者丝印覆盖焊盘了，
电源网络DP3V3全都是飞线显示，内层存在电源层赋予对应网络即可：电源平面层没有赋予网络，导致存在飞线网络没有连接：焊盘扇孔注意对齐，都没对齐，需要修改：类似这种过孔内存在线头的自己删除：注意走线优化：地址线内还存在误差报错：不需要拉线的地
还存在飞线，网络没有连接完全：12V电源信号都没有连接上：铺铜尽量不要直角，钝角铺铜，优化下：电感内部挖空的区域是除了焊盘的区域：此处焊盘出线必须拉出焊盘再去拐线，不能直接从中心拉下来：此处还都是短路报错，自己检查下：除了IC焊盘上的过孔开
每组差分都要耦合走线，都不合格删除重新拉：先理解差分耦合走线，都不合格：差分走线间距都不一样，都要耦合：基本差分都要改，完全不合格。网口差分都是100OM，没有90：RX的走线等长还可以调整下，咬合等长即可，这样随意等长占的空间太大了：整板
USB2.0：差分走线是需要保持耦合，需要修改，不合格：USB3.0:还有一块铜皮存在板外，自己删除下：此处器件注意整体中心对齐放置：差分信号打孔换层的过孔两侧打上地过孔：此处差分需要优化，要耦合走线 ：注意此处焊盘出线，需要从两侧边拉线出
差分走线需要保持耦合从过孔内拉出：此处差分亚需要重新拉出耦合走线，并且差分对内等长需要注意规范：注意高度要小于2S。板上多余线头删除掉：其他的没什么问题了。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以
还存在较多短路报错，对应报错区域自己检查下：存在飞线：注意电感内部挖干净一点：注意铜皮不要尖角以及直角，整合下全部都钝角铺铜：走线也不能直角：这种铜皮完全不合格，板上类似铜皮都要重新绘制再去铺铜：走线要么没有从焊盘中心拉线，要么没有完整从焊
差分信号尽量包地包完全：此处上述一致原因，可以优化：此处电源信号的铜皮尽量优化宽一点，不然整体的铜皮载流量是从最窄处计算的：差分对内需要做等长处理，误差胃5MIL：此对差分没有做等长处理：其他的没什么问题。以上评审报告来源于凡亿教育90天高
建议平面层的分割带宽度至少20MIL:地址信号类的等长还存在个别信号的误差报错：误差报错的信号自己再去等长优化。建议地址跟数据线两个类之间的信号可以走一根GND信号线进行分割开：或者自己预留20MIL的宽度。整个电源平面的信号都是3.3V信
注意优先布局静电器件 再去布局其他器件，优先级最高：注意差分从焊盘拉出也是需要保持耦合的：不要存在直角以及尖角：CC1 CC2信号需要加粗走线：差分打孔换层需要两侧打上地过孔：差分对内等长GAP需要大于等于3W：差分对内等长误差为5MIL：
全站最新内容推荐
