找到 “全能20期” 相关内容 条
  • 全部
  • 默认排序

可以在这一块放置一个铜皮挖空区域,把尖岬的铜皮都割掉:电源过孔数量尽量跟地数量一致,进行一一对应的回流:其他的没什么问题了。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:http

AD-全能20期- AD王志武第十六次作业AODIO模块的PCB设计

注意此处的滤波电容位置,是要先大后小放置:先是放置C289然后再是C13-16此处网络是否没有连接上:此处电容位置一致问题,同样的问题自己检查修改下,不一一截图指出:电容按照电源输出方向,按照先大后小的顺序布局。输出电源主干道的滤波电容都要

全能20期-AD-杨子豪根据视频绘制FPGA高速6层板

晶振注意包地:缝合孔不需要打太密集,间距150mil放置一个即可:过孔不要打在焊盘上,自己注意调整:多处存在这样的情况,自己更改。铺上铜皮就不用走线了:走线不能在器件内部:晶振是需要保持净空的,不能走线:以上评审报告来源于凡亿教育90天高速

AD-全能20期-SMT32-两层板-20期-杨文越

是需要将RX TX分组等长,看下自己的分组:还需要创建TX匹配长度网络组设置好误差进行等长。注意电源信号铺铜连接尽量均匀:差分等长没啥问题。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联

PADS-全能20期- 丁世路-第三次作业-百兆网口模块

注意下器件整体对齐:器件位号不要覆盖再焊盘上,设计完成之后都是需要调整器件丝印:晶振需要就近靠近IC对应管脚放置:走线注意规范,不要从电容内部走线,更换下路径:建议看下此处VBAT 20MIL是否满足载流:上述一致问题,从电阻内部走线:以上

Allegro-全能20期-肖平铮--第七次作业--两层STM32最小系统PCB设计

布局没什么问题,注意电感内部需要挖空处理的:此处也是一致的问题,自己去放置禁止布线区域:注意板上的走线都一直线宽,除了特殊信号的:注意打孔注意对齐等间距:其他的没什么问题。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PC

全能20期PADS-丁世路-第一次作业-DC-DC模块设计

差分建议包地 已经打了地过孔直接拉线包上就行了:回流地过孔打在差分打孔换层的两侧:注意此处的扇孔,不要吧内层平面割裂了:差分等长GAP需要大于等于3W:注意差分等长误差:以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB

Allegro-全能20期-史珊-第四次作业-USB,Type C模块pcb设计

晶振底部不要走线:电源反馈信号8-12mil即可:直接可以顶层连接,无需在扇孔:上述一致原因:可以直接连接地线打孔包地:电路地与机壳地至少满足2MM间距:等长线满足3W原则:还存在等长报错:还存在两处开路报错:以上评审报告来源于凡亿教育90

AD-全能20期-AD-4层开发板

变压器背面不要放置器件:重新布局下。电感当前层内部挖空处理:注意DCDC 电源的铜皮宽度:铜皮铺均匀,不要这里宽一点那里窄一点:LDO信号走线,焊盘内部与焊盘同宽,拉出焊盘之后再去加粗走线:多余线头检查删除掉:这边LDO也是一样的:以上评审

AD-全能20期- John---第二次作业PMU模块的设计

电源信号建议铺铜处理:注意电源模块的布局。输入输出都是铺铜处理:电感底部不要走线:上述一致原因:建议看下自己的电源模块设计需要优化。晶振前面的滤波电容位置是否反了 走线是要π型滤波 gnd管脚放置外部来将晶振进行包地处理:上述一致问题:等长

Allegro-全能20期-肖平铮-第八次作业-四层达芬奇板PCB设计